処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020250381 - 多層回路基板及びその製造方法

公開番号 WO/2020/250381
公開日 17.12.2020
国際出願番号 PCT/JP2019/023489
国際出願日 13.06.2019
IPC
H05K 1/02 2006.1
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
1印刷回路
02細部
H05K 3/00 2006.1
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3印刷回路を製造するための装置または方法
H05K 3/46 2006.1
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3印刷回路を製造するための装置または方法
46多重層回路の製造
CPC
H05K 1/02
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1Printed circuits
02Details
H05K 3/00
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3Apparatus or processes for manufacturing printed circuits
H05K 3/46
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3Apparatus or processes for manufacturing printed circuits
46Manufacturing multilayer circuits
出願人
  • 株式会社FUJI FUJI CORPORATION [JP]/[JP]
発明者
  • 竹内 佑 TAKEUCHI, Tasuku
  • 富永 亮二郎 TOMINAGA, Ryojiro
代理人
  • 加古 宗男 KAKO, Muneo
優先権情報
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) MULTILAYER CIRCUIT SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
(FR) SUBSTRAT DE CIRCUIT MULTICOUCHE ET SON PROCÉDÉ DE FABRICATION
(JA) 多層回路基板及びその製造方法
要約
(EN) A multilayer circuit substrate (11) includes a plurality of insulating layers (12a, 12b) that are layered, and wiring patterns (13a, 13b) and reference marks (14a, 14b) formed, with prescribed positional relationships, on each of the insulating layers. The reference marks of each layer are formed at overlapping positions as seen from above. Furthermore, to take into account positional deviations that occur during manufacturing, the reference marks of each layer are formed with the size or shape thereof modified so that, specific edge portions of the reference marks in a lower layer do not protrude beyond specific edge portions that are recognized when the center coordinates of the reference marks are detected by image processing. The plurality of insulating layers are formed of a light-transmissive insulating material or an insulating material that is designed ultra-thin enough for the lower layer to be seen therethrough even if the light transmissivity of the insulating material is poor.
(FR) La présente invention concerne un substrat de circuit multicouche (11) comprenant une pluralité de couches isolantes (12a, 12b) qui sont stratifiées, et des motifs de câblage (13a, 13b) et des marques de référence (14a, 14b) formés, avec des relations de position prescrites, sur chacune des couches isolantes. Les marques de référence de chaque couche sont formées à des positions de chevauchement, lorsqu'elles sont observées depuis le dessus. En outre, afin de prendre en compte des écarts de position qui se produisent pendant la fabrication, les marques de référence de chaque couche sont formées en ayant leur taille ou leur forme modifiées de telle sorte que des parties de bord spécifiques des marques de référence dans une couche inférieure ne font pas saillie au-delà des parties de bord spécifiques qui sont reconnues lorsque les coordonnées centrales des marques de référence sont détectées par traitement d'image. La pluralité de couches isolantes sont constituées d'un matériau isolant transmettant la lumière ou d'un matériau isolant qui est suffisamment mince pour que la couche inférieure soit visible au travers même si la transmissivité de la lumière du matériau isolant est faible.
(JA) 複数の絶縁層(12a,12b)が積層され、各絶縁層の上面に配線パターン(13a,13b)と基準マーク(14a,14b)が所定の位置関係で形成された多層回路基板(11)において、各層の基準マークが上方から見て重なる位置に形成されている。更に、各層の基準マークは、製造時の位置ずれを考慮して、画像処理により該基準マークの中心座標を検出する際に認識する特定のエッジ部分からその下の層の基準マークの特定のエッジ部分が食み出さないようにサイズ又は形状を変更して形成されている。複数の絶縁層は、光透過性のある絶縁材料、もしくは光透過性が乏しくとも下層が透けて見えるほど極薄に設計された絶縁材料で形成されている。
Related patent documents
JP2021525507This application is not viewable in PATENTSCOPE because the national phase entry has not been published yet or the national entry is issued from a country that does not share data with WIPO or there is a formatting issue or an unavailability of the application.
国際事務局に記録されている最新の書誌情報