処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020250334 - 半導体集積回路

公開番号 WO/2020/250334
公開日 17.12.2020
国際出願番号 PCT/JP2019/023240
国際出願日 12.06.2019
IPC
G11C 7/22 2006.1
G物理学
11情報記憶
C静的記憶
7デジタル記憶装置に情報を書き込みまたはデジタル記憶装置から情報を読み出す機構
22読出し-書込みのタイミング,またはクロック回路;読出し-書込み制御信号発生器または管理
G06F 12/00 2006.1
G物理学
06計算;計数
F電気的デジタルデータ処理
12メモリシステムまたはアーキテクチャ内でのアクセシング,アドレシングまたはアロケーティング
G11C 16/32 2006.1
G物理学
11情報記憶
C静的記憶
16消去可能でプログラム可能なリードオンリメモリ
02電気的にプログラム可能なもの
06周辺回路,例.メモリへの書込み用
32タイミング回路
H03K 19/0175 2006.1
H電気
03基本電子回路
Kパルス技術
19論理回路,すなわち,1出力に作用する少なくとも2入力を持つもの;反転回路
0175結合装置;インターフェイス装置
CPC
G06F 12/00
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
G11C 16/32
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
32Timing circuits
G11C 7/22
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
H03K 19/0175
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
0175Coupling arrangements; Interface arrangements
出願人
  • 株式会社ソシオネクスト SOCIONEXT INC. [JP]/[JP]
発明者
  • 沖ノ井 理典 OKINOI, Masanori
  • 小川 幸生 OGAWA, Sachio
  • 東井 亮 AZUMAI, Ryo
  • 濱崎 機一 HAMASAKI, Kiichi
代理人
  • 伊東 忠重 ITOH, Tadashige
  • 伊東 忠彦 ITOH, Tadahiko
優先権情報
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR INTEGRATED CIRCUIT
(FR) CIRCUIT INTÉGRÉ À SEMI-CONDUCTEUR
(JA) 半導体集積回路
要約
(EN) A semiconductor integrated circuit has: an output buffer that outputs a memory control signal to an external terminal; a power source control unit that controls the supply of power source voltage to the output buffer; a pull-up control unit that controls the pull-up of the external terminal; and a control signal generation unit. The control signal generation unit: during an output period for outputting the memory control signal to the external terminal, generates a power source control signal that causes power source voltage to be supplied to the output buffer by the power source control unit, and a pull-up control signal that stops pull-up by the pull-up control unit; and, during an idle period in which the memory control signal is not outputted to the external terminal, generates a power source control signal that stops the supply of the power source voltage to the output buffer by the power source control unit, and a pull-up control signal that pulls up the external terminal. This makes it possible to prevent the output terminal from being in a high-impedance state when the output terminal is set to a prescribed voltage in accordance with the output signal outputted from the output terminal.
(FR) L'invention concerne un circuit intégré à semi-conducteur qui comprend : un tampon de sortie qui délivre en sortie un signal de commande de mémoire à une borne externe ; une unité de commande de source d'alimentation qui commande l'alimentation de la tension de source d'alimentation au tampon de sortie ; une unité de commande de rappel vers le niveau haut qui commande le rappel vers le niveau haut de la borne externe ; et une unité de génération de signal de commande. L'unité de génération de signal de commande : pendant une période de sortie pour délivrer en sortie le signal de commande de mémoire à la borne externe, génère un signal de commande de source d'alimentation qui amène la tension de source d'alimentation à être fournie au tampon de sortie par l'unité de commande de source d'alimentation, et un signal de commande de rappel vers le niveau haut qui arrête l'élévation par l'unité de commande de rappel vers le niveau haut ; et, pendant une période de veille dans laquelle le signal de commande de mémoire n'est pas délivré en sortie à la borne externe, génère un signal de commande de source d'alimentation qui arrête l'alimentation de la tension de source d'alimentation au tampon de sortie par l'unité de commande de source d'alimentation, et un signal de commande de rappel vers le niveau haut qui tire vers le niveau haut la borne externe. Ceci permet d'empêcher la borne de sortie d'être dans un état d'impédance élevée lorsque la borne de sortie est réglée à une tension prescrite en fonction du signal de sortie délivré en sortie par la borne de sortie.
(JA) 半導体集積回路は、メモリ制御信号を外部端子に出力する出力バッファと、出力バッファへの電源電圧の供給を制御する電源制御部と、外部端子のプルアップを制御するプルアップ制御部と、制御信号生成部とを有する。制御信号生成部は、メモリ制御信号を外部端子に出力する出力期間に、電源制御部により電源電圧を出力バッファに供給させる電源制御信号と、プルアップ制御部によりプルアップを停止させるプルアップ制御信号とを生成し、メモリ制御信号を外部端子に出力しないアイドル期間に、電源制御部により出力バッファへの電源電圧の供給を停止する電源制御信号と、外部端子をプルアップするプルアップ制御信号とを生成する。これにより、出力端子から出力する出力信号に応じて出力端子を所定の電圧に設定する場合、出力端子がハイインピーダンス状態になることを防止することができる。
国際事務局に記録されている最新の書誌情報