処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020246537 - 半導体装置

公開番号 WO/2020/246537
公開日 10.12.2020
国際出願番号 PCT/JP2020/022083
国際出願日 04.06.2020
IPC
H01L 29/78 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
H01L 21/8234 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
H01L 27/06 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
06複数の個々の構成部品を反復しない形で含むもの
H03K 17/08 2006.1
H電気
03基本電子回路
Kパルス技術
17電子的スイッチングまたはゲート,すなわち,メークおよびブレーク接点によらないもの
08過電流または過電圧に対するスイッチ回路の保護のための変形
H03K 17/0812 2006.1
H電気
03基本電子回路
Kパルス技術
17電子的スイッチングまたはゲート,すなわち,メークおよびブレーク接点によらないもの
08過電流または過電圧に対するスイッチ回路の保護のための変形
081出力回路から制御回路への帰還のないもの
0812制御回路において採られた手段によるもの
H03K 17/695 2006.1
H電気
03基本電子回路
Kパルス技術
17電子的スイッチングまたはゲート,すなわち,メークおよびブレーク接点によらないもの
51特定の構成要素の使用によって特徴づけられたもの
56能動素子として半導体装置を用いるもの
687装置が電界効果トランジスタであるもの
695誘導性負荷をもつもの
CPC
H01L 21/8234
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78with subsequent division of the substrate into plural individual devices
82to produce devices, e.g. integrated circuits, each consisting of a plurality of components
822the substrate being a semiconductor, using silicon technology
8232Field-effect technology
8234MIS technology ; , i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
H01L 27/06
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
06including a plurality of individual components in a non-repetitive configuration
H01L 29/78
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
78with field effect produced by an insulated gate
H03K 17/08
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
17Electronic switching or gating, i.e. not by contact-making and –breaking
08Modifications for protecting switching circuit against overcurrent or overvoltage
H03K 17/0812
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
17Electronic switching or gating, i.e. not by contact-making and –breaking
08Modifications for protecting switching circuit against overcurrent or overvoltage
081without feedback from the output circuit to the control circuit
0812by measures taken in the control circuit
出願人
  • ローム株式会社 ROHM CO., LTD. [JP]/[JP]
発明者
  • ▲高▼橋 直樹 TAKAHASHI Naoki
代理人
  • 特許業務法人 佐野特許事務所 SANO PATENT OFFICE
優先権情報
2019-10641706.06.2019JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN) A semiconductor device equipped with insulated gate-type first and second transistors that are connected in parallel, a charge/discharge unit, and a gate voltage correction circuit. The charge/discharge unit is configured so as to be capable of performing a first control for charging both gates of the first and second transistors, a second control for discharging both gates of the first and second transistors, and a third control for discharging only one of the gates of the first and second transistors. During at least one of the first control, the second control, and a protection operation for forcibly turning the first and second transistors off, the gate voltage correction circuit corrects the gate voltage of each of the first and second transistors so as to eliminate any difference between the gate voltage of the first transistor and the gate voltage of the second transistor.
(FR) La présente invention concerne un dispositif à semi-conducteur comportant des premier et second transistors du type à grille isolée qui sont connectés en parallèle, une unité de charge/décharge et un circuit de correction de tension de grille. L'unité de charge/décharge est configurée de manière à pouvoir réaliser une première commande pour charger les deux grilles des premier et second transistors, une deuxième commande pour décharger les deux grilles des premier et second transistors et une troisième commande pour décharger uniquement l'une des grilles des premier et second transistors. Pendant au moins l'une de la première commande, de la deuxième commande et d'une opération de protection pour la mise hors tension forcée des premier et second transistors, le circuit de correction de tension de grille corrige la tension de grille de chacun des premier et second transistors de manière à éliminer toute différence entre la tension de grille du premier transistor et la tension de grille du second transistor.
(JA) 半導体装置は、並列接続された絶縁ゲート型の第1,2トランジスタと、充放電部と、ゲート電圧補正回路と、を備える。前記充放電部は、前記第1,2トランジスタの両ゲートを充電する第1制御、前記第1,2トランジスタの両ゲートを放電する第2制御、及び前記第1,2トランジスタの片方のゲートのみを放電する第3制御が行えるように構成される。前記ゲート電圧補正回路は、前記第1制御時、前記第2制御時、及び前記第1,2トランジスタを強制的にオフにする保護動作時の少なくとも一つにおいて、前記第1トランジスタのゲート電圧と前記第2トランジスタのゲート電圧との差をなくすように、前記第1,2トランジスタそれぞれのゲート電圧を補正する。
国際事務局に記録されている最新の書誌情報