処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020246230 - 半導体装置

公開番号 WO/2020/246230
公開日 10.12.2020
国際出願番号 PCT/JP2020/019805
国際出願日 19.05.2020
IPC
H01L 29/78 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
H01L 21/76 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71グループH01L21/70で限定された装置の特定部品の製造
76構成部品間の分離領域の形成
H01L 29/739 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
70バイポーラ装置
72トランジスタ型装置,すなわち,供給される制御信号に連続的に応答できるもの
739電界効果により制御されるもの
CPC
H01L 21/76
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
76Making of isolation regions between components
H01L 29/739
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
70Bipolar devices
72Transistor-type devices, i.e. able to continuously respond to applied control signals
739controlled by field-effect, ; e.g. bipolar static induction transistors [BSIT]
H01L 29/78
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
78with field effect produced by an insulated gate
出願人
  • ローム株式会社 ROHM CO., LTD. [JP]/[JP]
発明者
  • 村▲崎▼ 耕平 MURASAKI, Kohei
代理人
  • 特許業務法人あい特許事務所 AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS
優先権情報
2019-10463004.06.2019JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN) This semiconductor device comprises: a first conductive-type semiconductor layer having a first main surface on one side thereof and a second main surface on the other side thereof; an active region set on a surface layer portion of the first main surface of the semiconductor layer; an outer region set outside the active region in the surface layer portion of the first main surface of the semiconductor layer; and a second conductive-type main bonding region provided in the outer region to surround the active region. The semiconductor device comprises: a second conductive-type floating region formed in the active region and assuming an electrically floating state; a region separation trench structure that separates the floating region in the surface layer portion of the first main surface of the semiconductor layer; an outer separation trench structure disposed at a distance from the region separation trench structure and disposed to partition the main bonding region to the outside; and an intervention region disposed between the region separation trench structure and the outer separation trench structure and interposed between the main bonding region and the floating region.
(FR) Dispositif semi-conducteur qui comprend : une première couche semi-conductrice de type conducteur ayant une première surface principale sur un côté de celle-ci et une seconde surface principale sur l'autre côté de celle-ci ; une région active placée sur une partie de couche de surface de la première surface principale de la couche semi-conductrice ; une région externe disposée à l'extérieur de la région active dans la partie de couche de surface de la première surface principale de la couche semi-conductrice ; et une seconde région de liaison principale de type conducteur disposée dans la région externe pour entourer la région active. Le dispositif semi-conducteur comprend : une seconde région flottante de type conducteur formée dans la région active et adoptant un état électriquement flottant ; une structure de tranchée de séparation de région qui sépare la région flottante dans la partie de couche de surface de la première surface principale de la couche semi-conductrice ; une structure de tranchée de séparation externe disposée à une certaine distance de la structure de tranchée de séparation de région et disposée de façon à diviser la région de liaison principale vers l'extérieur ; et une région d'intervention disposée entre la structure de tranchée de séparation de région et la structure de tranchée de séparation externe et interposée entre la région de liaison principale et la région flottante.
(JA) 半導体装置は、一方側の第1主面および他方側の第2主面を有する第1導電型の半導体層と、前記半導体層の前記第1主面の表層部に設定されたアクティブ領域と、前記半導体層の前記第1主面の表層部において前記アクティブ領域の外側に設定された外側領域と、前記外側領域に、前記アクティブ領域を取り囲むように設けられた第2導電型の主接合領域とを含む。半導体装置は、前記アクティブ領域に形成され、電気的に浮遊状態とされる第2導電型のフローティング領域と、前記半導体層の前記第1主面の表層部において、前記フローティング領域を分離する領域分離トレンチ構造と、前記領域分離トレンチ構造から間隔を空けて配置され、前記主接合領域を外側に区画するように配置された外側分離トレンチ構造と、前記領域分離トレンチ構造と前記外側分離トレンチ構造との間に配置され、前記主接合領域と前記フローティング領域との間に介在された介在領域と、を含む。
Related patent documents
JP2021524738This application is not viewable in PATENTSCOPE because the national phase entry has not been published yet or the national entry is issued from a country that does not share data with WIPO or there is a formatting issue or an unavailability of the application.
国際事務局に記録されている最新の書誌情報