処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020245922 - 電界効果型トランジスタおよびその製造方法

公開番号 WO/2020/245922
公開日 10.12.2020
国際出願番号 PCT/JP2019/022209
国際出願日 04.06.2019
IPC
H01L 21/338 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
338ショットキーゲートを有するもの
H01L 29/778 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
778二次元電荷担体ガスチャンネルをもつもの,例.HEMT
H01L 29/812 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
80PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
812ショットキーゲートを有するもの
CPC
H01L 29/778
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
778with two-dimensional charge carrier gas channel, e.g. HEMT ; ; with two-dimensional charge-carrier layer formed at a heterojunction interface
H01L 29/812
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
80with field effect produced by a PN or other rectifying junction gate ; , i.e. potential-jump barrier
812with a Schottky gate
出願人
  • 日本電信電話株式会社 NIPPON TELEGRAPH AND TELEPHONE CORPORATION [JP]/[JP]
発明者
  • 堤 卓也 TSUTSUMI, Takuya
  • 松崎 秀昭 MATSUZAKI, Hideaki
代理人
  • 山川 茂樹 YAMAKAWA, Shigeki
  • 小池 勇三 KOIKE, Yuzo
  • 山川 政樹 YAMAKAWA, Masaki
  • 本山 泰 MOTOYAMA, Yasushi
優先権情報
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING SAME
(FR) TRANSISTOR À EFFET DE CHAMP ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(JA) 電界効果型トランジスタおよびその製造方法
要約
(EN) A gate opening section (110), a plurality of strip-shaped first opening sections (111a) arrayed in the gate width direction, second opening sections (111b) connecting adjacent first opening sections, and third opening sections (111c) connected on the side of the end part of the array of first opening sections (111a) that is separated from the array are formed in an insulation layer (109). An ohmic cap layer (106) is etched through the opening sections, and a non-symmetrical recess region (112) is formed.
(FR) Selon la présente invention, une section d'ouverture de grille (110), une pluralité de premières sections d'ouverture en forme de bande (111a) agencées en réseau dans la direction de largeur de grille, des deuxièmes sections d'ouverture (111b) raccordant des premières sections d'ouverture adjacentes et des troisièmes sections d'ouverture (111c) raccordées sur le côté de la partie d'extrémité du réseau de premières sections d'ouverture (111a) qui est séparée du réseau sont formées dans une couche d'isolation (109). Une couche de capuchon ohmique (106) est gravée à travers les sections d'ouverture et une région d'évidement non symétrique (112) est formée.
(JA) 絶縁層(109)に、ゲート開口部(110)、ゲート幅方向に複数配列された短冊状の第1開口部(111a)と、隣り合う第1開口部を連結する第2開口部(111b)と、配列の端部の第1開口部(111a)の配列から離れる側に連結された第3開口部(111c)とを形成し、これらの開口部を介してオーミックキャップ層(106)をエッチング処理し、非対称なリセス領域(112)を形成する。
Related patent documents
JP2021524549This application is not viewable in PATENTSCOPE because the national phase entry has not been published yet or the national entry is issued from a country that does not share data with WIPO or there is a formatting issue or an unavailability of the application.
国際事務局に記録されている最新の書誌情報