処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020245697 - 半導体装置

公開番号 WO/2020/245697
公開日 10.12.2020
国際出願番号 PCT/IB2020/054928
国際出願日 25.05.2020
IPC
H01L 27/108 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
10複数の個々の構成部品を反復した形で含むもの
105電界効果構成部品を含むもの
108ダイナミックランダムアクセスメモリ構造
G11C 5/02 2006.1
G物理学
11情報記憶
C静的記憶
5G11C11/00に分類される記憶装置の細部
02記憶素子の配置,例.マトリックス配列におけるもの
G11C 7/18 2006.1
G物理学
11情報記憶
C静的記憶
7デジタル記憶装置に情報を書き込みまたはデジタル記憶装置から情報を読み出す機構
18ビット線構成;ビット線配置
G11C 11/4097 2006.1
G物理学
11情報記憶
C静的記憶
11特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
21電気的素子を用いるもの
34半導体装置を用いるもの
40トランジスタを用いるもの
401リフレッシングまたは電荷再生,すなわちダイナミック・セル
4063周辺回路,例.アドレス用,デコード用,駆動用,書込み用,センス用,またはタイミング用
407電界効果型のメモリ・セル用の周辺回路
409読出し-書込み回路
4097ビット線編成,例.ビット線レイアウト,折返しビット線
H01L 21/28 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
28H01L21/20~H01L21/268に分類されない方法または装置を用いる半導体本体上への電極の製造
H01L 21/3205 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30H01L21/20~H01L21/26に分類されない方法または装置を用いる半導体本体の処理
31半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
3205絶縁層へ非絶縁層,例.導電層または抵抗層,の付着;これらの層の後処理
CPC
G11C 11/4097
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
409Read-write [R-W] circuits 
4097Bit-line organisation, e.g. bit-line layout, folded bit lines
G11C 5/02
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
5Details of stores covered by G11C11/00
02Disposition of storage elements, e.g. in the form of a matrix array
G11C 7/18
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
18Bit line organisation; Bit line lay-out
H01L 21/28
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
H01L 21/3205
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
31to form insulating layers thereon, e.g. for masking or by using photolithographic techniques
3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
H01L 21/768
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
出願人
  • 株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP]/[JP]
発明者
  • 大貫達也 ONUKI, Tatsuya
  • 松嵜隆徳 MATSUZAKI, Takanori
  • 岡本佑樹 OKAMOTO, Yuki
  • 山崎舜平 YAMAZAKI, Shunpei
優先権情報
2019-10751207.06.2019JP
2019-12488504.07.2019JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN) The present invention provides a semiconductor device with a novel structure. The semiconductor device has: a silicon substrate that has a first circuit; a first element layer that has a second circuit; and a second element layer that has a third circuit. The first circuit has a first transistor. The second circuit has a second transistor. The third circuit has a memory cell. The memory cell has a third transistor and a capacitor. The first element layer and the second element layer constitute a laminated block that is provided laminated in the perpendicular direction or substantially perpendicular direction to the surface of the silicon substrate. A plurality of the laminated blocks are laminated in the perpendicular direction or substantially perpendicular direction to the surface of the silicon substrate. Each of the plurality of laminated blocks has a first wiring provided in the perpendicular direction or the substantially perpendicular direction relative to the surface of the silicon substrate, said laminated blocks are electrically connected with the wiring interposed therebetween.
(FR) La présente invention concerne un dispositif à semi-conducteur comportant une nouvelle structure. Le dispositif à semi-conducteur comprend : un substrat de silicium qui a un premier circuit; une première couche d'élément qui a un deuxième circuit; et une seconde couche d'élément qui a un troisième circuit. Le premier circuit comporte un premier transistor. La deuxième circuit comporte un deuxième transistor. Le troisième circuit comprend une cellule de mémoire. La cellule de mémoire comprend un troisième transistor et un condensateur. La première couche d'élément et la seconde couche d'élément constituent un bloc stratifié qui est disposé stratifié dans la direction perpendiculaire ou sensiblement perpendiculaire à la surface du substrat de silicium. Une pluralité de blocs stratifiés sont stratifiés dans la direction perpendiculaire ou sensiblement perpendiculaire à la surface du substrat de silicium. Chacun de la pluralité de blocs stratifiés a un premier câblage disposé dans la direction perpendiculaire ou la direction sensiblement perpendiculaire par rapport à la surface du substrat de silicium, lesdits blocs stratifiés étant électriquement connectés au câblage interposé entre eux.
(JA) 新規な構成の半導体装置を提供すること。 半導体装置は、 第1回路を有するシリコン基板と、 第2回路を有する第1素子層と、 第3回路を有す る第2素子層と、を有する。第1回路は、第1トランジスタを有する。第2回路は、第2トランジス タを有する。第3回路は、メモリセルを有する。メモリセルは、第3トランジスタと、キャパシタと、 を有する。 第1素子層および第2素子層は、 シリコン基板の表面に対して垂直方向または概略垂直方 向に積層して設けられる積層ブロックを構成する。 積層ブロックは、 シリコン基板の表面に対して垂 直方向または概略垂直方向に積層して複数設けられる。 複数の積層ブロックはそれぞれ、 シリコン基 板の表面に対して垂直方向または概略垂直方向に設けられた第1配線を有し、当該配線を介して電 気的に接続される。
国際事務局に記録されている最新の書誌情報