処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020241000 - 電子回路および双安定回路

公開番号 WO/2020/241000
公開日 03.12.2020
国際出願番号 PCT/JP2020/012099
国際出願日 18.03.2020
IPC
H03K 3/356 2006.1
H電気
03基本電子回路
Kパルス技術
3電気的パルスの発生回路;単安定回路,双安定回路,多安定回路
02パルスの発生に用いられる回路形式または手段によって特徴づけられた発生器
353能動素子として内部または外部正帰還をもつ電界効果トランジスタを用いるもの
356双安定回路
G11C 14/00 2006.1
G物理学
11情報記憶
C静的記憶
14電源遮断時にバックアップするための,揮発性メモリセルと不揮発性メモリセルの配置によって特徴づけられたデジタル記憶装置
G11C 11/412 2006.1
G物理学
11情報記憶
C静的記憶
11特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
21電気的素子を用いるもの
34半導体装置を用いるもの
40トランジスタを用いるもの
41正帰還によるセル,すなわちリフレッシングまたは電荷再生を必要としないセルを形成するもの,例.双安定マルチバイブレータまたはシュミットトリガ
412電界効果トランジスタのみを用いるもの
G11C 11/417 2006.1
G物理学
11情報記憶
C静的記憶
11特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
21電気的素子を用いるもの
34半導体装置を用いるもの
40トランジスタを用いるもの
41正帰還によるセル,すなわちリフレッシングまたは電荷再生を必要としないセルを形成するもの,例.双安定マルチバイブレータまたはシュミットトリガ
413周辺回路,例.アドレシング,復号化,駆動,書込み,検知,同期および低電力化用
417電界効果型のメモリセル用
CPC
G11C 11/412
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
41forming ; static; cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
412using field-effect transistors only
G11C 11/417
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
41forming ; static; cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
413Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing, power reduction
417for memory cells of the field-effect type
G11C 14/00
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
14Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
H03K 3/356
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
3Circuits for generating electric pulses; Monostable, bistable or multistable circuits
02Generators characterised by the type of circuit or by the means used for producing pulses
353by the use, as active elements, of field-effect transistors with internal or external positive feedback
356Bistable circuits
出願人
  • 国立研究開発法人科学技術振興機構 JAPAN SCIENCE AND TECHNOLOGY AGENCY [JP]/[JP]
発明者
  • 菅原聡 SUGAHARA, Satoshi
  • 北形大樹 KITAGATA, Daiki
  • 山本修一郎 YAMAMOTO, Shuichiro
代理人
  • 片山修平 KATAYAMA, Shuhei
優先権情報
2019-10172030.05.2019JP
2019-18604209.10.2019JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) ELECTRONIC CIRCUIT AND BISTABLE CIRCUIT
(FR) CIRCUIT ÉLECTRONIQUE ET CIRCUIT BISTABLE
(JA) 電子回路および双安定回路
要約
(EN) Provided is an electronic circuit equipped with: a cell array comprising a plurality of memory cells, each of the memory cells being equipped with a bistable circuit equipped with a first inverter circuit and a second inverter circuit that switch between a first mode in which a transfer characteristic does not substantially have hysteresis and a second mode in which the transfer characteristic has hysteresis, an output node and an input node of the first inverter circuit being connected to an input node and an output node of the second inverter circuit, respectively; and a control circuit that, after one or more first memory cells not required to hold data among the plurality of memory cells are powered off, puts the bistable circuit in the remaining one or more second memory cells among the plurality of memory cells into the second mode, and, while the second mode is being maintained, supplies, to the bistable circuit in one or more second memory cells, second power supply voltage which is lower than first power supply voltage to be supplied to the bistable circuit at the time of reading and/or writing of data and at which the bistable circuit in the second mode can hold the data. 
(FR) L'invention concerne un circuit électronique équipé : d'un réseau de cellules comprenant une pluralité de cellules de mémoire, chacune des cellules de mémoire étant équipée d'un circuit bistable équipé d'un premier circuit onduleur et d'un second circuit onduleur qui commutent entre un premier mode dans lequel une caractéristique de transfert ne présente sensiblement pas d'hystérésis et un second mode dans lequel la caractéristique de transfert présente une hystérésis, un nœud de sortie et un nœud d'entrée du premier circuit onduleur étant connectés à un nœud d'entrée et à un nœud de sortie du second circuit onduleur, respectivement; et un circuit de commande qui, après qu'une ou plusieurs premières cellules de mémoire qui n'ont pas besoin de contenir de données parmi la pluralité de cellules de mémoire sont mises hors tension, met le circuit bistable dans la ou les secondes cellules de mémoire restantes parmi la pluralité de cellules de mémoire dans le second mode, et, pendant que le second mode est maintenu, fournit, au circuit bistable dans une ou plusieurs secondes cellules de mémoire, une seconde tension d'alimentation qui est inférieure à la première tension d'alimentation électrique devant être fournie au circuit bistable au moment de la lecture et/ou de l'écriture de données et au niveau de laquelle le circuit bistable dans le second mode peut contenir les données. 
(JA) 各々のメモリセルが、伝達特性にヒステリシスを実質的に有さない第1モードと伝達特性にヒステリシスを有する第2モードとが切り替わる第1インバータ回路および第2インバータ回路を各々備え、第1インバータ回路の出力ノードおよび入力ノードは第2インバータ回路のそれぞれ入力ノードおよび出力ノードに接続された双安定回路を備える複数のメモリセルを有するセルアレイと、複数のメモリセルのうちデータを保持しなくてもよい1または複数の第1メモリセルを電源遮断した後、複数のメモリセルのうち残りの1または複数の第2メモリセル内の双安定回路を前記第2モードとし、第2モードを維持した状態で1または複数の第2メモリセル内の双安定回路に、データをリードおよび/またはライトするときに双安定回路に供給される第1電源電圧より低く第2モードの双安定回路がデータを保持できる第2電源電圧を供給する制御回路と、を備える電子回路。
国際事務局に記録されている最新の書誌情報