処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020240725 - ヘテロ接合バイポーラトランジスタおよびその作製方法

公開番号 WO/2020/240725
公開日 03.12.2020
国際出願番号 PCT/JP2019/021213
国際出願日 29.05.2019
IPC
H01L 21/331 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
328バイポーラ型の装置,例.ダイオード,トランジスタ,サイリスタ,の製造のための多段階工程
33装置が3つ以上の電極からなるもの
331トランジスタ
H01L 29/737 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
70バイポーラ装置
72トランジスタ型装置,すなわち,供給される制御信号に連続的に応答できるもの
73バイポーラ接合トランジスタ
737ヘテロ接合トランジスタ
CPC
H01L 29/737
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
70Bipolar devices
72Transistor-type devices, i.e. able to continuously respond to applied control signals
73Bipolar junction transistors
737Hetero-junction transistors
出願人
  • 日本電信電話株式会社 NIPPON TELEGRAPH AND TELEPHONE CORPORATION [JP]/[JP]
発明者
  • 星 拓也 HOSHI, Takuya
  • 吉屋 佑樹 YOSHIYA, Yuki
  • 白鳥 悠太 SHIRATORI, Yuta
  • 杉山 弘樹 SUGIYAMA, Hiroki
  • 井田 実 IDA, Minoru
  • 松崎 秀昭 MATSUZAKI, Hideaki
代理人
  • 山川 茂樹 YAMAKAWA, Shigeki
  • 小池 勇三 KOIKE, Yuzo
  • 山川 政樹 YAMAKAWA, Masaki
  • 本山 泰 MOTOYAMA, Yasushi
優先権情報
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) HETEROJUNCTION BIPOLAR TRANSISTOR, AND METHOD FOR PRODUCING SAME
(FR) TRANSISTOR BIPOLAIRE À HÉTÉROJONCTION ET SON PROCÉDÉ DE PRODUCTION
(JA) ヘテロ接合バイポーラトランジスタおよびその作製方法
要約
(EN) According to the present invention, an emitter contact layer (105), an emitter layer (106), a base layer (107), a p-type base layer (108), a collector layer (109), and a sub-collector layer (110) are crystal-grown in this order on a first substrate (101) while a group III polar surface is used a main surface. The emitter contact layer (105) is configured from a relatively highly doped n-type nitride semiconductor. The emitter layer (106) is configured from a nitride semiconductor having a bandgap larger than that of the nitride semiconductor forming the emitter contact layer (105). The base layer (107) is configured from an undoped nitride semiconductor having a bandgap smaller than that of the nitride semiconductor forming the emitter layer (106). The p-type base layer (108) is configured from the same nitride semiconductor as the base layer (107) to have a p-type.
(FR) Selon la présente invention, une couche de contact émettrice (105), une couche émettrice (106), une couche de base (107), une couche de base de type p (108), une couche collectrice (109), et une sous-couche collectrice (110) sont soumises à une croissance cristalline dans cet ordre sur un premier substrat (101) tandis qu'une surface polaire de groupe III est utilisée comme surface principale. La couche de contact émettrice (105) est configurée à partir d'un semi-conducteur au nitrure de type n relativement fortement dopé. La couche émettrice (106) est configurée à partir d'un semi-conducteur au nitrure ayant une bande interdite plus grande que celle du semi-conducteur au nitrure formant la couche de contact émettrice (105). La couche de base (107) est configurée à partir d'un semi-conducteur au nitrure non dopé ayant une bande interdite plus petite que celle du semi-conducteur au nitrure formant la couche émettrice (106). La couche de base de type p (108) est configurée à partir du même semi-conducteur de nitrure que la couche de base (107) pour avoir un type p.
(JA) 第1基板(101)の上に、エミッタコンタクト層(105)、エミッタ層(106)、ベース層(107)、p型ベース層(108)、コレクタ層(109)、サブコレクタ層(110)を、これらの順に主表面をIII族極性面とした状態で結晶成長する。エミッタコンタクト層(105)は、比較的高濃度にn型とされた窒化物半導体から構成する。エミッタ層(106)は、エミッタコンタクト層(105)を構成する窒化物半導体より大きなバンドギャップの窒化物半導体から構成する。ベース層(107)は、エミッタ層(106)を構成する窒化物半導体よりバンドギャップが小さいアンドープの窒化物半導体から構成する。p型ベース層(108)は、ベース層(107)と同じ窒化物半導体から構成してp型とする。
Related patent documents
JP2021521646This application is not viewable in PATENTSCOPE because the national phase entry has not been published yet or the national entry is issued from a country that does not share data with WIPO or there is a formatting issue or an unavailability of the application.
国際事務局に記録されている最新の書誌情報