処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020217925 - 半導体集積回路装置および半導体集積回路装置の検査方法

公開番号 WO/2020/217925
公開日 29.10.2020
国際出願番号 PCT/JP2020/015285
国際出願日 03.04.2020
IPC
H01L 21/822 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
H01L 27/04 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
G01R 31/28 2006.1
G物理学
01測定;試験
R電気的変量の測定;磁気的変量の測定
31電気的性質を試験するための装置;電気的故障の位置を示すための装置;試験対象に特徴のある電気的試験用の装置で,他に分類されないもの
28電子回路の試験,例.シグナルトレーサーによるもの
CPC
G01R 31/28
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
G01R 31/2856
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
2851Testing of integrated circuits [IC]
2855Environmental, reliability or burn-in testing
2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
H01L 21/822
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78with subsequent division of the substrate into plural individual devices
82to produce devices, e.g. integrated circuits, each consisting of a plurality of components
822the substrate being a semiconductor, using silicon technology
H01L 22/14
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
22Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
10Measuring as part of the manufacturing process
14for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
H01L 27/04
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
出願人
  • 日立Astemo株式会社 HITACHI ASTEMO, LTD. [JP]/[JP]
発明者
  • 佐藤 尭生 SATOH Akeo
  • 根本 一則 NEMOTO Kazunori
  • 小田部 晃 KOTABE Akira
代理人
  • 戸田 裕二 TODA Yuji
優先権情報
2019-08165323.04.2019JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND INSPECTION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
(FR) DISPOSITIF DE CIRCUIT INTÉGRÉ À SEMI-CONDUCTEUR ET PROCÉDÉ D'INSPECTION DE CELUI-CI
(JA) 半導体集積回路装置および半導体集積回路装置の検査方法
要約
(EN) Provided are: a semiconductor integrated circuit device having an analog circuit and a diagnostic circuit thereof and capable of improving burn-in screening quality by improving a DSP activation rate without operating the diagnostic circuit at the time of wafer level burn-in; and an inspection method for a semiconductor integrated circuit device.
(FR) L'invention concerne : un dispositif de circuit intégré à semi-conducteur comportant un circuit analogique et un circuit de diagnostic de celui-ci et pouvant améliorer la qualité de la sélection lors du vieillissement accéléré par amélioration d'un taux d'activation du DSP sans faire fonctionner le circuit de diagnostic au moment du vieillissement accéléré au niveau de la tranche; et un procédé d'inspection pour un dispositif de circuit intégré à semi-conducteur.
(JA) アナログ回路およびその診断回路を内蔵する半導体集積回路装置において、ウェハレベルバーンイン時に診断回路を動作させることなく、DSPの活性化率向上によるバーンインスクリーニング品質の向上が可能な半導体集積回路装置および半導体集積回路装置の検査方法を提供する。
関連特許文献
US17594431出願が移行したが国内段階でまだ公開されていないか、WIPO にデータを提供していない国への移行が通知されたか、あるいは出願の形式に問題があり、またはその他の理由で利用可能な状態でないため、PATENTSCOPE で表示できません。
国際事務局に記録されている最新の書誌情報