処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020203662 - 半導体装置及び半導体装置の製造方法

公開番号 WO/2020/203662
公開日 08.10.2020
国際出願番号 PCT/JP2020/013716
国際出願日 26.03.2020
IPC
H01L 29/872 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
86整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861ダイオード
872ショットキーダイオード
H01L 21/329 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
328バイポーラ型の装置,例.ダイオード,トランジスタ,サイリスタ,の製造のための多段階工程
329装置が1つまたは2つの電極からなるもの,例.ダイオード
出願人
  • 京セラ株式会社 KYOCERA CORPORATION [JP]/[JP]
発明者
  • 澤田 達郎 SAWADA, Tatsuro
代理人
  • 荒船 博司 ARAFUNE, Hiroshi
  • 荒船 良男 ARAFUNE, Yoshio
優先権情報
2019-06536829.03.2019JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE AND PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置及び半導体装置の製造方法
要約
(EN)
A semiconductor device 100 comprising: a semiconductor substrate 101; first conductivity-type first semiconductor layers 102, 105 laminated upon the surface of the semiconductor substrate; a second conductivity-type second semiconductor layer 103P that is laminated on the floor of a recessed section 111 of the first semiconductor layers and for which the crystal growth was epitaxial; a trench 106 having a side surface constituted by a first semiconductor layer and having at least part of the bottom surface thereof constituted by the second semiconductor layer; an insulating film 107a covering the trench bottom surface and side surfaces; a conductor 108 filling the interior of the trench covered by the insulating film; and a metal film 109a electrically connected to the conductor and forming a Schottky barrier with the surface 105a of the first semiconductor layers. The second semiconductor layer constitutes the center or all of the bottom surface of the trench and, in a planar view of the semiconductor substrate, fits inside the trench area.
(FR)
L'invention concerne un dispositif à semi-conducteur 100 comprenant : un substrat semi-conducteur 101 ; des premières couches semi-conductrices de premier type de conductivité 102, 105 stratifiées sur la surface du substrat semi-conducteur ; une seconde couche semi-conductrice de second type de conductivité 103P stratifiée sur la base d'une section évidée 111 des premières couches semi-conductrices et pour laquelle la croissance cristalline a été épitaxiale ; une tranchée 106 comportant une surface latérale constituée par une première couche semi-conductrice et dont au moins une partie de sa surface inférieure est constituée par la seconde couche semi-conductrice ; un film isolant 107a recouvrant la surface inférieure de tranchée et les surfaces latérales ; un conducteur 108 remplissant l'intérieur de la tranchée recouverte par le film isolant ; et un film métallique 109a électriquement connecté au conducteur et formant une barrière de Schottky avec la surface 105a des premières couches semi-conductrices. La seconde couche semi-conductrice constitue le centre ou la totalité de la surface inférieure de la tranchée et, dans une vue en plan du substrat semi-conducteur, s'adapte à l'intérieur de la zone de tranchée.
(JA)
半導体装置100は、半導体基板101と、半導体基板の表面に積層された第1導電型の第1半導体層102,105と、第1半導体層の凹部111の底に積層されたエピタキシャル成長により結晶成長した第2導電型の第2半導体層103Pと、側面が第1半導体層により構成され、底面の少なくとも一部が第2半導体層により構成されたトレンチ106と、トレンチの底面及び側面を被膜する絶縁膜107aと、絶縁膜により被膜されたトレンチの内部を埋める導電体108と、導電体に電気的に接続するとともに、第1半導体層の表面105aとショットキー障壁を形成する金属膜109aとを備える。第2半導体層はトレンチの底面の全部又は中央部を構成し、半導体基板を平面視したとき、トレンチの領域内に収まっている。
国際事務局に記録されている最新の書誌情報