処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020203360 - 太陽電池の製造方法

公開番号 WO/2020/203360
公開日 08.10.2020
国際出願番号 PCT/JP2020/012360
国際出願日 19.03.2020
IPC
H01L 31/18 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
31赤外線,可視光,短波長の電磁波,または粒子線輻射に感応する半導体装置で,これらの輻射線エネルギーを電気的エネルギーに変換するかこれらの輻射線によって電気的エネルギーを制御かのどちらかに特に適用されるもの;それらの装置またはその部品の製造または処理に特に適用される方法または装置;それらの細部
18これらの装置またはその部品の製造または処理に特に適用される方法または装置
H01L 31/0747 2012.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
31赤外線,可視光,短波長の電磁波,または粒子線輻射に感応する半導体装置で,これらの輻射線エネルギーを電気的エネルギーに変換するかこれらの輻射線によって電気的エネルギーを制御かのどちらかに特に適用されるもの;それらの装置またはその部品の製造または処理に特に適用される方法または装置;それらの細部
04光起電変換装置として使用されるもの
06少なくとも1つの電位障壁または表面障壁に特徴のあるもの
072電位障壁がPNヘテロ接合型のみからなるもの
0745AIVBIVヘテロ接合からなる,例.Si/Ge,SiGe/SiまたはSi/SiC太陽電池
0747結晶材料とアモルファス材料のヘテロ接合からなる,例.薄い真性層を備えたヘテロ接合またはHIT(登録商標)の太陽電池とのヘテロ結合
出願人
  • 株式会社カネカ KANEKA CORPORATION [JP]/[JP]
発明者
  • 淺谷 剛 ASATANI Tsuyoshi
  • 吉田 航 YOSHIDA Wataru
代理人
  • 新山 雄一 NIIYAMA Yuichi
  • 加藤 竜太 KATO Ryuta
優先権情報
2019-06661329.03.2019JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) MANUFACTURING METHOD FOR SOLAR CELL
(FR) PROCÉDÉ DE FABRICATION DE PHOTOPILE
(JA) 太陽電池の製造方法
要約
(EN)
Provided is a manufacturing method, for a solar cell, in which decrease in the performance of a solar cell and impairment of the appearance of the solar cell are inhibited even if a manufacturing process is simplified. The manufacturing method for a solar cell which is of a rear surface joining type comprises a first semiconductor layer material film forming step, a lift-off layer forming step, a first semiconductor layer forming step, a second semiconductor layer material film forming step, and a second semiconductor layer forming step. The second semiconductor layer forming step includes: an etching step, which is performed at least one time, for immersing a semiconductor substrate in an etching solution for removing a lift-off layer; and a rinse step, which is performed at least one time, for immersing the semiconductor substrate in a rinse solution for rinsing a surface of the semiconductor substrate. In at least one of the etching step and the rinse step, an adhesion inhibitor for inhibiting a material film of a removed second conduction type semiconductor layer and/or the removed lift-off layer from re-adhering to a main surface of the semiconductor substrate is added in the solution.
(FR)
L'invention concerne un procédé de fabrication d'une photopile, dans lequel une diminution des performances d'une photopile et une dégradation de l'aspect de la photopile sont inhibées même si un processus de fabrication est simplifié. Le procédé de fabrication d'une photopile qui est de type à jonction de surface arrière comprend une première étape consistant à former un film de matériau de couche semi-conductrice, une étape consistant à former une couche de décollement, une première étape consistant à former une couche semi-conductrice, une seconde étape consistant à former un film de matériau de couche semi-conductrice, et une seconde étape consistant à former une couche semi-conductrice. La seconde étape consistant à former une couche semi-conductrice comprend : une étape de gravure, qui est réalisée au moins une fois, consistant à immerger un substrat semi-conducteur dans une solution de gravure afin de retirer une couche de décollement ; et une étape de rinçage, qui est réalisée au moins une fois, consistant à immerger le substrat semi-conducteur dans une solution de rinçage afin de rincer une surface du substrat semi-conducteur. Dans l'étape de gravure et/ou l'étape de rinçage, un inhibiteur d'adhérence destiné à empêcher un film de matériau d'une couche semi-conductrice de second type de conduction retirée et/ou la couche de décollement retirée de ré-adhérer à une surface principale du substrat semi-conducteur est ajouté dans la solution.
(JA)
製造プロセスの簡略化を行っても、太陽電池の性能低下および太陽電池の外観が損なわれることを抑制する太陽電池の製造方法を提供する。太陽電池の製造方法は、裏面接合型の太陽電池の製造方法であって、第1半導体層材料膜形成工程と、リフトオフ層形成工程と、第1半導体層形成工程と、第2半導体層材料膜形成工程と、第2半導体層形成工程とを含む。第2半導体層形成工程は、半導体基板を、リフトオフ層を除去するためのエッチング溶液に浸漬するエッチング工程と、半導体基板を、半導体基板の表面をリンスするためのリンス溶液に浸漬するリンス工程とをそれぞれ少なくとも1回含む。エッチング工程およびリンス工程のうち少なくとも1つの工程では、溶液に、除去されるリフトオフ層および/または第2導電型半導体層の材料膜が半導体基板の主面に再付着することを抑制する付着抑制剤を添加する。
国際事務局に記録されている最新の書誌情報