処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020196225 - チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法

Document

明 細 書

発明の名称 チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法

技術分野

0001  

背景技術

0002  

先行技術文献

特許文献

0003  

発明の概要

発明が解決しようとする課題

0004   0005   0006   0007   0008   0009  

課題を解決するための手段

0010   0011   0012   0013   0014   0015   0016   0017   0018  

発明の効果

0019  

図面の簡単な説明

0020  

発明を実施するための形態

0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063  

符号の説明

0064  

請求の範囲

1   2   3   4   5   6   7   8   9  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22  

明 細 書

発明の名称 : チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法

技術分野

[0001]
 本発明は多数の半導体チップを転写するチップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法に関する。

背景技術

[0002]
 近年、半導体チップ同士を積層させて実装密度を高める技術が進んでいる。特許文献1には、複数の半導体チップを仮圧着状態で積層したチップ積層体としてから、一括して本圧着するようにして、半導体チップが高温に曝される回数を少なくした構成が記されている。また、複数の半導体チップを仮圧着状態で積層するのに際して、特許文献1ではボンディングツールが半導体チップ1つずつを仮圧着して積層する例が示されている。

先行技術文献

特許文献

[0003]
特許文献1 : 特開2012-222038号公報
特許文献2 : WO2016/158935号国際公開公報

発明の概要

発明が解決しようとする課題

[0004]
 チップ積層体として本圧着することで、1回の本圧着により処理できる半導体チップの数が増しており、半導体チップ1つあたりの本圧着時間は短縮されることになる。昨今では、積層数が増すとともに、複数のチップ積層体を一括で本圧着することも可能となっており、本圧着工程で単位時間あたりに処理する半導体チップの数は飛躍的に増加している。
[0005]
 これに対して、仮圧着工程において、ボンディングツールが半導体チップをピックアップして仮圧着するまでのタクトタイムを短縮するための種々の方策が採られている。しかし、本圧着工程で単位時間あたりに処理する半導体チップの数の増加に対して、仮圧着工程での改善は充分ではなく、1台の本圧着装置に対する仮圧着装置の台数が増していく状況である。
[0006]
 そこで、特許文献2では、半導体ウェハ同士を仮固定状態で積層してからダイシングして、多数のチップ積層体を形成する手法が示されている。この特許文献2の手法では、積層を半導体ウェハレベルで行なっていることから、極めて生産性高くチップ積層体を得ることが出来る。このため、半導体ウェハ内における欠陥率がゼロであれば極めて有効な手法である。
[0007]
 しかし、半導体ウェハ内に不良チップとなるような欠点が含まれている場合においては、不良チップを含むチップ積層体が生じ、積層数が多きなるほど不良チップを含むチップ積層体の発生率は上昇してしまう。
[0008]
 半導体ウェハレベルにおいて欠陥箇所を掌握することは可能であるので、多数のチップ積層体のなかの何れの何層目が不良チップであるかを知ることが出来、仮固定状態であるので、不良チップを良品チップにリペアすることは可能である。しかし、このようなリペア作業を行なうことにより生産性は低下してしまう。また、不良チップを含むチップ積層体を廃棄するのであれば、多くの良品チップも廃棄することになり、製品歩留まりは大きく低下する。
[0009]
 本発明は、上記問題を鑑みてなされたものであり、複数の半導体チップが仮固定状態で積層されたチップ積層体を得るのに好適なチップ転写板ならびに半導体チップ積層方法を提供し、生産性と歩留まりを両立させた半導体装置の製造方法を提供するものである。

課題を解決するための手段

[0010]
 上記の課題を解決するために、請求項1に記載の発明は、サポート基板と、サポート基板の片面に設けられた粘着層と、前記粘着層に保持され、前記粘着層に保持された面の反対側にバンプ電極を有する、多数の半導体チップと、前記半導体チップ個々のバンプ電極側に未硬化の熱硬化性接着層が設けられた、チップ転写板である。
[0011]
 請求項2に記載の発明は、請求項1に記載のチップ転写板であって、
バンプ電極が面上に配置された半導体ウェハを、粘着層を介してサポート基板に固定し、前記半導体ウェハの前記バンプ電極が形成された面に、未硬化の熱硬化性接着フィルムを貼り合わせた後に、前記熱硬化性接着フィルムが積層された前記半導体ウェハをダイシングして多数の半導体チップに個片化して形成したチップ転写板である。
[0012]
 請求項3に記載の発明は、請求項1または請求項2に記載のチップ転写板であって、
前記粘着層が、特定の波長の光により粘着力が低下して半導体チップを剥離する、光剥離性を有し、前記サポート基板が、前記特定の波長の光に対して透過性を有するチップ転写板である。
[0013]
 請求項4に記載の発明は、請求項3に記載のチップ転写板であって、
前記粘着層が、特定の波長の光によりガスを発生し、半導体チップとの界面で気泡化する特性を有するチップ転写板である。
[0014]
 請求項5に記載の発明は、請求項1から請求項4の何れかに記載のチップ転写板であって、
サポート基板に保持された半導体チップのピッチおよび配列が、転写先のピッチおよび配列一致するチップ転写板である。
[0015]
 請求項6に記載の発明は、請求項1から請求項5の何れかに記載のチップ転写板を用い、
前記チップ転写板の半導体チップを全て仮置板上に転写して仮固定し、仮固定した半導体チップ上に、前記チップ転写板を用いて、順次、半導体チップを位置合わせして転写して仮固定状態で積層し、前記仮置板上に多数の仮固定状態のチップ積層体を形成する半導体チップ積層方法である。
[0016]
 請求項7に記載の発明は、請求項6に記載の半導体チップ積層方法であって、
前記チップ転写板の半導体チップを、仮置板上または仮固定した半導体チップ上に転写して仮固定する際に、前記チップ転写板の外周部に配置された半導体チップから転写を始め、順次内側に向けて転写を進める、半導体チップ積層方法である。
[0017]
 請求項8に記載の発明は、請求項6または請求項7に記載の半導体チップ積層方法であって、
前記チップ転写板の半導体チップの中に不良品がある場合、前記不良品のみを前記チップ転写板から剥離してから、仮置板または仮置板上に仮固定した半導体チップ上に、前記チップ転写板により半導体チップを転写し、前記不良品を剥離したため半導体チップが転写されなかった箇所に、別に用意した良品の半導体チップを配置する半導体チップ積層方法
である。
[0018]
 請求項9に記載の発明は、請求項6から請求項8の何れかに記載の半導体チップ積層方法によって得られた仮固定状態のチップ積層体を配線基板上に配置し、
前記チップ積層体を熱圧着して前記配線基板に実装する工程を備えた、半導体装置の製造方法である。

発明の効果

[0019]
 本発明により、複数の半導体チップが仮固定状態で積層されたたチップ積層体を得るのに好適なチップ転写板ならびに半導体チップ積層方法が提供され、生産性と歩留まりを両立させた半導体装置の製造方法が実現する。

図面の簡単な説明

[0020]
[図1] 本発明の実施形態に係るチップ転写板の構成を示す図である。
[図2] 本発明の実施形態に係るチップ転写板の形成から半導体装置の製造に至る概略フローを示す図である。
[図3] 本発明の実施形態に係るチップ転写板を形成する過程を示す図である。
[図4] 本発明の実施形態に係るチップ転写板を形成するのに用いる半導体ウェハがサポート基板に貼り合わされた状態を示し、(a)上面図、(b)断面図、(c)断面の拡大図である。
[図5] 本発明の実施形態に係るチップ転写板を形成する途上で、半導体ウェハ上に熱硬化性接着フィルムを貼り合わせた状態を示し、(a)上面図、(b)断面図、(c)断面の拡大図である。
[図6] 本発明の実施形態に係り、サポート基板上の半導体ウェハを熱硬化性接着フィルムとともにダイシングしてチップ転写基板とした状態を示し、(a)上面図、(b)断面図、(c)断面の拡大図である。
[図7] 本発明の実施形態に係るチップ転写板を用いて、半導体チップを仮置板上に積層するフローを示す図である。
[図8] 本発明の実施形態に係るチップ転写板を用いて、半導チップを仮置板上に転写する様子を説明するもので、(a)チップ転写板の半導体チップを仮置板と対向させた状態を示し、(b)チップ転写板の半導体チップを仮置板と密着させて転写を行なう状態を示し、(c)半導体チップが仮置板に転写された状態を示す図である。
[図9] 本発明の実施形態に係るチップ転写板を用いて、半導チップを仮置板上に積層する様子を説明するもので、(a)仮置板上に転写された半導体チップとチップ転写板の半導体チップを位置合わせして対向させた状態を示し、(b)チップ転写板の半導体チップを仮置板上に転写済みの半導体チップと密着させて転写を行なう状態を示し、(c)半導体チップが仮置板に転写済みの半導体チップ上に転写された状態を示す図である。
[図10] 本発明の実施形態に係る転写方法により、仮置板上に多数の仮固定状態のチップ積層体を形成した状態の一例(4層積層)を示す図である。
[図11] 本発明の実施形態に係るチップ転写板から半導体チップを剥離させる手法について説明するもので、(a)光照射によって剥離する例を示し、(b)加熱によって剥離する例を示すものである。
[図12] 本発明の実施形態に係るチップ転写板が有する半導体チップに不良品が含まれる場合の対応を説明するものであり、(a)不良(NG)半導体チップを有するチップ転写板の例を示し、(b)同チップ転写板から不良チップを剥離して除去する状態を示し、(c)不良チップが除去されたチップ転写板を仮置板上に配置した状態を示し、(d)同転写板を用いて仮置板(上の半導体チップ)に半導体チップを転写する状態を示す図である。
[図13] 不良チップを除去した、本発明の実施形態に係るチップ転写板による仮置板(上の半導体チップ)への半導体チップの転写を行なった後の処置を説明するものであ、(a)別に用意した良品半導体チップを仮置板上の半導体チップ欠落箇所に配置する途上を示し、(b)同欠落箇所に良品半導体チップを配置した状態を示し、(c)仮置板上から半導体チップ欠落箇所がなくなった状態を示す図である。
[図14] 仮置板上に形成された仮固定状態のチップ積層体のうち1つをピックアップする様子を説明するもので、(a)チップ積層体保持手段が最上層の半導体チップを保持した状態を示し、(b)チップ積層体保持手段が仮固定状態のチップ積層体をピックアップした状態を示す図である。
[図15] チップ積層体を配線基板上に配置する様子を説明するもので、(a)仮置板からピックアップしたチップ積層体を最下層の半導体チップと配線基板の電極の位置を合わせて配置した状態を示し、(b)チップ積層体を配線基板に仮圧着した状態を示し、(c)配線基板の表面に複数のチップ積層体が仮圧着された状態を示す図である。
[図16] 仮圧着されたチップ積層体を本圧着して配線基板に実装する様子を説明する図であり、(a)本圧着ヘッドが実装対象のチップ積層体上に位置している状態を示し、(b)同チップ積層体を本圧着ヘッドで加熱圧着している状態を示す図である。
[図17] チップ積層体について説明するもので(a)チップ積層体を構成する半導体チップの断面図、(b)チップ積層体を配線基板上に実装した状態を示す図である。
[図18] 本発明のチップ転写板の全ての半導体チップを仮置板に転写する際の状態を示す図である。
[図19] 本発明のチップ転写板の全ての半導体チップを仮置板に転写する工程の例を説明するもので、(a)全ての半導体チップに同時に光を照射する状態を示し、(b)チップ転写板から全ての半導体チップが剥離して転写された状態を示す図である。
[図20] 本発明のチップ転写板の全ての半導体チップを仮置板に転写する工程の別の例を説明するもので、(a)半導体チップに個別に光照射する状態を示し、(b)半導体チップ個別に光照射した後の剥離の難さを示す図である。
[図21] 半導体チップに個別に光照射する方式でも転写を確実に行なうプロセスについて説明するもので、(a)スポット光の移動方向を上面から示したものであり、(b)同移動方向について断面図で示したものである。
[図22] 半導体チップに個別に光照射する方式でも転写を確実に行なうプロセスの効果を説明するもので、(a)転写前の状態を示し、(b)最外周部の半導体チップを転写する状態を示す、(c)最外周の半導体チップ転写後に内側の半導体チップが転写できる状態を示す図である。

発明を実施するための形態

[0021]
 本発明の実施形態について図面を用いて説明する。図1は本発明の実施形態に係るチップ転写板1の構成を示す断面図である。図2は本発明の実施形態に係る半導体装置の製造方法を説明する概略フロー図である。
[0022]
 図1において、チップ転写板1は、サポート基板10の表面に粘着層11を介して、多数の半導体チップCが配列された状態で保持されている。ここで、半導体チップCには、粘着層11と反対側にバンプ電極Bが形成されており、更に、バンプ電極Bを覆う熱硬化性接着層Rが設けられている。
[0023]
 なお、本明細書において「接着層」と「粘着層」という用語を用いているが、原則的には「接着層」が最終的に接続された状態に固定するものに用いているのに対して、「粘着層」は最終的に剥離するものに対して用いている。
[0024]
 図3はチップ転写板1を形成する工程(図2におけるPT工程)を示す概略フローであり、概略フローの各ステップを説明するのが図4ないし図6である。
[0025]
 図4は、図3におけるステップST0を説明するものであり、図4(a)は上面図、図4(b)は断面図、図4(c)は断面の部分的拡大図である。図4において半導体ウェハWは、所謂半導体ウェハ処理工程により、面内に多数の半導体回路が形成されたものであり、半導体回路毎の所定箇所にバンプ電極Bを形成されたものである。ここで、半導体ウェハWは直径が数十cmあるのに対して厚みが50μmと非常に薄く、取り扱いが難しいため、粘着層11を介してサポート基板10に固定された状態でハンドリングされる。サポート基板10は平面性に優れた材質が好ましく、具体的な材質としてはガラスやシリコンが好適である。また、粘着層11は所定の波長の光を照射されることで硬化して(粘着力が低下し)剥離性を発現するものが好ましい。特に、特定の波長の光を照射されることでガスが発生し、界面に生じる気泡により剥離性を高めたものが製品化(例えば積水化学工業株式会社のSELFA(登録商標))されており、このような特性を有するものを粘着層11に用いることが更に好ましい。なお、バンプ電極Bの高さは15~20μmである。
[0026]
 図5は、図3におけるステップST1を説明するものであり、図5(a)は上面図、図5(b)は断面図、図5(c)は断面の部分的拡大図である。図5は、図4の状態のバンプB形成面に熱硬化性接着層Rを設けた状態を示すものである。ここで、熱硬化性接着層Rを設けるのに際して、NCF(Non Conductive Film)と呼ばれている熱硬化性接着フィルムを用いて、バンプ電極B形成面に貼り付けるのが好ましい。なお、熱硬化性接着フィルムの厚みは、バンプ電極Bの先端も覆うものを選ぶ。具体的には20μm程度である。
[0027]
 図6は、図3におけるステップST2を説明するものであり、図6(a)は上面図、図6(b)は断面図、図6(c)は断面の部分的拡大図である。図6は、バンプ電極B形成面に熱硬化性接着フィルムが貼られた状態の半導体ウェハWをダイシングした状態を示すものであり、図1に構成を示したチップ転写板1が形成される。ここで、ダイシングは、ブレードダイシング等で、熱硬化性接着フィルムと半導体ウェハWまで行なう。このため、所定ピッチのダイシングによって個片化された多数の半導体チップCはサポート基板10によって支持され、熱硬化性接着フィルムは個々の半導体チップC単位でバンプ電極B側に設けられた状態となる。
[0028]
 ところで、図4のようにバンプ電極Bが形成された状態で、半導体ウェハW面内に形成された多数の半導体回路の動作チェックを行なって、動作不良の箇所を識別することが出来る。このため、図6のように個片化された多数の半導体チップCのなかの何れが不良品(不良チップ)であるかという情報を後工程に引き継ぐことも出来る。
[0029]
 次に、チップ転写板1を用いて、半導体チップCを仮固定状態で積層したチップ積層体LCを得る工程(図2に示すPL工程)について説明する。図2に示したPL工程は、図7に示すようにステップ分され、各ステップを図8ないし図13を用いて説明する。
[0030]
 ここで、図8から図11までは、図7のステップSL3においてチップ転写板1に不良チップがないことを前提としており、ステップSL3からステップSL41に進むケースを説明する図である。
[0031]
 図8(a)において、チップ転写1を仮置板2と対向させて用意した状態であり、図2のステップSL41の状態を示している。ここで、仮置板2はステップSL1でステージ等に配置されるものであり、仮置基板20の表面に光剥離性を有する粘着層21が設けられたものである。粘着層21なしも可能であるが、ある方が好ましく、粘着層11と同様に、特定の波長の光を照射されること発生する気泡が剥離性を高める特性を有するものを用いることが更に好ましい。
[0032]
 仮置板2は、チップ転写板1の全ての半導体チップCを転写するだけの表面積を有しており、仮置基板20としては平面性に優れたものが望ましい。また、仮置板1を配置するステージの表面も平面性に優れている必要がある。
[0033]
 ステップSL1で仮置板2を配置した段階で、仮置板2には何も載っておらず、1層目の半導体チップCを転写することになるため、工程チップ積層数nは1となる。
[0034]
 ステップSL2ではチップ転写板1を用意し、前工程での検査情報よりステップSL3でチップ転写板1に不良チップが無いことが判れば、ステップSL41でチップ転写板1の半導体チップCを仮置板2に転写することになる。
[0035]
 図8(a)では、チップ転写板1の半導体チップC側を仮置板2(粘着層21がある場合は粘着層21側)と対向させ、平行調整と位置合わせを行う。位置合わせは、チップ転写板1と仮置板2にそれぞれ設けられたアライメントマークを設けて、2視野カメラ等の画像認識手段を用いることが望ましい。
[0036]
 次に、チップ転写板1を仮置板2の相対距離を、チップ転写板1の熱硬化性接着層Rが仮置板2に密着するまで接近させる(図8(b))。その後、チップ転写板1の粘着層11が剥離性を発現するように硬化させ、チップ転写板1のサポート基板10を仮置板2から離せば、図8(c)のように、未硬化の熱硬化性接着層Rが有する粘着性により半導体チップCは仮置板2に転写され仮固定される。ところで、粘着層11を硬化させる方法としては、粘着層11が光硬化性の場合は、光硬化させる波長の光を図11(a)のように照射すればよい。なお、粘着層11に熱硬化性のものを用いて、図11(b)のように加熱ヘッド4により硬化させることも可能であるが、熱硬化性接着層Rが硬化開始しない温度で硬化するような材料を選ぶ必要がある。
[0037]
 以上でステップSL41は完了し、ステップSL5の判定を行なう。ステップSL5において、チップ積層体LCとして積層すべきチップ積層数Nに、工程チップ積層数nが達しているか判定する。ここで、図8(c)に示すように工程チップ積層数nは1であるので、積層すべきチップ積層数Nが2以上であれば、工程チップ積層数nを2としてステップSL2に進む。
[0038]
 前述のとおり、図9においてもチップ転写板1に不良チップがないことを前提としており、ステップSL3からステップSL41に進む。図9(a)は、新たに用意したチップ転写板1の半導体チップCを仮置板2に転写された半導体チップCと対向させ、平行調整と位置合わせを行う状態である。ここで、チップ転写板1の半導体チップCは所定のピッチでサポート基板10上に配置されているので、新たに用意したチップ転写板1の半導体チップCと仮置板2に転写された半導体チップCとは、ピッチ及び配列が一致している。このため、半導体チップC毎に位置合わせを行うのではなく、チップ転写板1の位置を合わせることで、多数の半導体チップCの上下位置が揃う。ところで、位置合わせは、チップ転写板1と仮置板2にそれぞれ設けられたアライメントマークを設けて、2視野カメラ等の画像認識手段を用いるが、更に高精度に積層対象となる2つの半導体チップC同士の微調整を行うことが望ましい。そのために、ダイシングの際に形成された刃溝による格子模様を利用するのが良い。そこで、アライメントマークを用いた位置合わせにより半導体チップCのサイズより小さいレベルでの精度で位置合わせを行ってから、格子模様を用いて位置合わせを行う事で、高精度な位置合わせが(チップ転写板1と仮置板2の相対移動で)実現する。
[0039]
 次に、チップ転写板1を仮置板2の相対距離を、チップ転写板1の熱硬化性接着層Rが仮置板2に転写された半導体チップに密着するまで接近させる(図9(b))。その後、チップ転写板1の粘着層11が剥離性を発現するように硬化させ、チップ転写板1のサポート基板10を仮置板2から離せば、図9(c)のように半導体チップCは仮置板2に転写された半導体チップCに積層された状態で仮固定される。
[0040]
 以上で工程チップ積層数nが2におけるステップSL41は完了し、ステップSL5の判定を行なう。ステップSL5において、チップ積層体LCとして積層すべきチップ積層数Nに、工程チップ積層数nが達しているか判定する。
[0041]
 このようにして、工程チップ積層数が積層すべきチップ積層数NとなってステップSL5の判定が行なわれるまで転写による積層が行なわれる。このため、積層すべきチップ積層数Nが4であれば、図10に示した状態まで半導体チップCの積層が進んだ段階でステップSL5の判定を経てPL工程は完了する。すなわち図10は、4層の半導体チップCが仮固定状態で積層されたチップ積層体LCが、仮置板2に仮固定状態で多数配置された状態となっている。
[0042]
 以上、図8から図11までは、図7のステップSL3においてチップ転写板1に不良チップがないことを前提として説明してきたが、チップ転写板1が有する多数の半導体チップCの全てが良品チップであることは殆どなく、通常は不良チップが含まれる。
[0043]
 そこで、以下、本実施形態のPL工程において、チップ転写板1の半導体チップCに不良チップが含まれる場合の処理について説明する。すなわち、図7のステップSL3で「チップ転写板に不良チップ有」となった場合である。
[0044]
 ステップSL3の段階で、前工程の検査情報から、チップ転写板1内の何処の半導体チップCが不良チップであるか判る。そこで、図12(a)で「NG」と記した半導体チップCが不良チップであれば、チップ転写板1から不良チップを除去する。チップ転写板1から、不良チップを除去するのに際して、図12(b)の例では、光剥離性を有する粘着層11にレーザー等のスポット光(光剥離性を発現する波長を含む)を照射して、不良チップを除去している。このように、ステップSL40では、チップ転写板1の半導体チップCの内、全ての不良チップを除去する。
[0045]
 この後、不良チップを除去したチップ転写1を用いて、ステップSL41で半導体チップCの転写を行なう。図12(c)および図12(d)は、工程チップ積層数nが2の場合について、前述の図9(a)と図9(b)と同じ過程を示すものであるが、部分的に半導体チップCが欠落している。
[0046]
 ところで、仮置板2に半導体チップCを仮固定状態で転写しながら積層するのに際して、半導体チップCが欠落した箇所の上には半導体チップCを積層出来なくなる。そこで、図12(d)で半導体チップCが欠落している箇所に、ステップSL42において、良品の半導体チップCを補充するように配置する。このステップSL42を説明するのが図13である。
[0047]
 図13(a)は、チップ保持手段5が、(チップ転写基板1の半導体チップCと同仕様でかつ良品の)半導体チップCを別に用意して、吸着保持して搬送する状態である。次に、図13(b)のように、チップ保持手段5は良品の半導体チップCを、仮置板2上で半導体チップCが欠落した箇所で、下層の半導体チップC上に位置合わせして配置する。その後、図13(c)のように、チップ保持手段5が半導体チップCの吸着を解除して上昇することで、仮置板2に積層された半導体チップCの状況は、図9(c)と同様になる。
[0048]
 このように、本発明では、チップ転写板1を用い、多数の半導体チップCを同時に積層することが出来るとともに、不良チップはチップ転写板1から転写(積層)する前に除去される。このため、半導体チップCを積層する過程で不良チップが入りこむことはなくなる。なお、不良チップを除去して、良品を補充するための工程が必要となるが、半導体チップCに占める不良品の割合は数%にも満たないことから、図7のステップSL40とステップSL42がPL工程全体のタクトタイムに及ぼす影響も小さい。
[0049]
 図10のように仮置板2上に仮固定状態で積層された多数のチップ積層体LCは、図2のPA工程で配線基板上の所定位置に仮圧着された後に、PB工程で本圧着され実装される。そこで、PA工程とPB工程についても、図を用いて簡単に説明する。
[0050]
 図14および図15は、PA工程について説明するものである。図14は、多数のチップ積層体LCの中から、チップ積層体保持手段6が任意のチップ積層体LCをピックアップする様子を示したものである。図14(a)のようにチップ積層体LCの最上層の半導体チップCをチップ積層体保持手段6が吸着保持してから上昇して、図14(b)のようにチップ積層体LCをピックアップする。ここで、チップ積層体LCをピックアップするためには、(未硬化の)光硬化性接着層Rの粘着力に比べて、粘着層21の粘着力(粘着層21がない場合は仮置基板20と熱硬化性接着層Rの密着力)よりも強い必要がある。そこで、粘着層21を光剥離性のものにして、ピックアップする際に対象のチップ積層体LC直下の粘着層21にスポット光を照射してもよい。
[0051]
 図14(b)のようにピックアップされたチップ積層体LCは、チップ積層体保持手段6に保持された状態で移動し、図15(a)の所定位置に、若干の圧力で仮圧着して配置される。ここで、所定位置とはチップ積層体LCの最下層の半導体チップCのバンプ電極Bと配線基板Sの電極Eが上下に揃った位置である。この後、チップ積層体保持手段6による吸着保持を解除し、仮置板2からチップ積層体LCを順次ピックアップして、配線基板Sの実装箇所全てにチップ積層体LCを仮圧着状態で配置する。
[0052]
 配線基板Sに仮圧着されたチップ積層体LCは加熱圧着による本圧着を行うことで、配線基板S上に実装される。仮圧着されたチップ積層体LCを本圧着する際は、図16のように複数を同時に熱圧着してもよい。図16(a)は複数のチップ積層体LCを同時に加熱圧着する本圧着ヘッド7をチップ積層体LCの上に配置した状態で、図16(b)は本圧着ヘッド7がチップ積層体LCの熱圧着を開始した状態である。
[0053]
 ところで、半導体チップCは積層してから熱圧着して実装することで積層した半導体チップC同士が電気的にも接続されるものである。すなわち、図17(a)に示すように半導体チップCはバンプ電極Bから貫通電極Vを経てバンプ電極Bの反対面に露出した電極ECを有しており、半導体チップCを積層してから熱圧着することで、最下層の半導体チップCのバンプ電極Bが配線基板Sの電極Eと電気的に接続し、2層目より上の半導体チップCのバンプ電極Bは直下の半導体チップCの電極ECと電気的に接続された状態となる。また、熱圧着により熱硬化性接着層Rが硬化するため、図17(b)のように熱圧着時に形成された電気的な接続は実装後に固定される。
[0054]
 このように、積層された半導体チップC同士が電気的に接続され、配線基板Sに接続されたチップ積層体LCは配線基板S上に固定されるが、配線基板Sとともに個片化やパッケージングすることで半導体装置となる。なお、本発明は同仕様の半導体チップCを積層するのに適したものであることから、大容量化が進むメモリー素子のような半導体装置の製造に特に適している。
[0055]
 本発明は、同時に多数のチップ積層体を形成できることから生産性が極めて高いとともに、積層前の段階で不良チップを除去することができるので、チップ積層体を得る際の
歩留まりも高く、半導体装置の製造において生産性と歩留まりを両立したものだと言える。
[0056]
 ところで、ここまでの説明において、粘着層11が特定の波長の光を照射されることで半導体チップCを確実に剥離する例について説明した。これは、(特定の波長の光を照射されることで粘着力が低下するとともに)気泡発生により剥離性を高めた材質を粘着層11として用いることにより容易に実現し得るものとなっている。
[0057]
 しかし、気泡発生により剥離性を高めた材質を粘着層11において、特定の波長の光を照射された時にしか気泡は発生しない。このため、硬化して粘着力が低下した粘着層11でも、特定の波長の光を照射されていなければ半導体チップCを弱い粘着力ながらも保持する。
[0058]
 そこで、このような残存保持力の影響と対策に関して以下に記述するが、残存保持力の影響を考慮しなければならないのは、図8(b)から図8(c)および図9(b)から図9(c)に示す、チップ転写板1の全ての半導体チップCを仮置板2または(仮置板2上に)仮固定した半導体チップC上に転写する段階である。
[0059]
 チップ転写板1の全ての半導体チップCを仮置板2に転写する際の状態を図18に示すが、チップ転写板1は周囲を基板保持手段101で保持して、半導体チップC側を仮置板2に対向させた状態から転写する。
[0060]
 転写に際して、全ての半導体チップCを同時に剥離するように、図19(a)のようにサポート基板10に全面的に光を特定の波長の光を照射する場合、全ての半導体チップCに剥離力が働くため、光照射と同時に仮置板2から遠ざかるように垂直に基板保持手段101を移動させれば、図19(b)のように半導体チップCの転写が行なわれ問題ない。ところが、サポート基板10全面に同時に、半導体チップCを剥離させる光を照射しようとすると大型な光源が必要になる。
[0061]
 このため、図20(a)のように、レーザー等のスポット光源を走査しながら、半導体チップCを順次剥離させる方法がある。しかし、この方法で、全ての半導体チップCに光を照射してから、基板保持手段101を仮置板2から遠ざかるように垂直に移動させようとしても半導体チップCと粘着層11が密着した状態になっており、全ての半導体チップCを粘着層11から剥離するのが難しくなる。すなわち、チップ転写板1の全ての半導体チップCを転写する工程では、特定の波長の光により界面に発生する気泡の効果を充分に活かすことができない。
[0062]
 そこで、特定の波長の光により界面に発生する気泡の効果をスポット光源を用いても活かすための方法を模索した結果、新たな発明に至った。そのプロセスは、図21のように、基板保持手段101を仮置板2から遠ざかる方向に僅かな力を加えた状態で、チップ転写板1の外周部に配置された半導体チップCから内側に配置された半導体チップCに、順次(特定の波長の)光を照射するというものである。すなわち、図21(a)において、最外周に配置された半導体チップCをDR方向に移動するスポット光を照射した後に、内側に配置された半導体チップC方向(DC方向)に順次移動しながら、DR方向に移動するスポット光を照射して、チップ転写板1の外周部に配置された半導体チップCから順次転写するものである。
[0063]
 このようにすることで、図22(a)から図22(b)に示すようにスポット光を受けた粘着層11が、基板保持手段101の移動により半導体チップCから完全に離れるため、粘着層11と半導体チップCの再密着が回避できる。以後、図22(c)のように、順次内側の半導体チップCから粘着層が剥離するようにすることで、基板保持手段101に大きな力を加えることなく、チップ転写板1の全ての半導体チップCを確実に転写することが可能となる。

符号の説明

[0064]
  1   チップ転写板
  2   仮置板
  4   加熱ヘッド
  5   チップ保持手段
  6   チップ積層体保持手段
  7   本圧着ヘッド
 10   サポート基板
 11   粘着層
 20   仮置基板
 21   粘着層
101   基板保持手段
  B   バンプ電極
  C   半導体チップ
  E   電極(配線基板上の電極)
  EC  電極(半導体チップのバンプ電極形成面の反対側に形成)
  LC  チップ積層体
  R   熱硬化性接着フィルム
  S   配線基板
  V   貫通電極
  W   半導体ウェハ

請求の範囲

[請求項1]
 サポート基板と、サポート基板の片面に設けられた粘着層と、
前記粘着層に保持され、前記粘着層に保持された面の反対側にバンプ電極を有する、多数の半導体チップと、
前記半導体チップ個々のバンプ電極側に未硬化の熱硬化性接着層が設けられた、チップ転写板。
[請求項2]
 請求項1に記載のチップ転写板であって、
バンプ電極が面上に配置された半導体ウェハを、粘着層を介してサポート基板に固定し、
前記半導体ウェハの前記バンプ電極が形成された面に、未硬化の熱硬化性接着フィルムを貼り合わせた後に、
前記熱硬化性接着フィルムが積層された前記半導体ウェハをダイシングして多数の半導体チップに個片化して形成したチップ転写板。
[請求項3]
 請求項1または請求項2に記載のチップ転写板であって、
前記粘着層が、特定の波長の光により粘着力が低下して半導体チップを剥離する、光剥離性を有し、
前記サポート基板が、前記特定の波長の光に対して透過性を有するチップ転写板。
[請求項4]
 請求項3に記載のチップ転写板であって、
前記粘着層が、特定の波長の光によりガスを発生し、半導体チップとの界面で気泡化する特性を有するチップ転写板。
[請求項5]
 請求項1から請求項4の何れかに記載のチップ転写板であって、
サポート基板に保持された半導体チップのピッチおよび配列が、
転写先のピッチおよび配列一致するチップ転写板。
[請求項6]
 請求項1から請求項5の何れかに記載のチップ転写板を用い、
前記チップ転写板の半導体チップを全て仮置板上に転写して仮固定し、
仮固定した半導体チップ上に、前記チップ転写板を用いて、順次、半導体チップを位置合わせして転写して仮固定状態で積層し、
前記仮置板上に多数の仮固定状態のチップ積層体を形成する半導体チップ積層方法。
[請求項7]
 請求項6に記載の半導体チップ積層方法であって、
前記チップ転写板の半導体チップを、仮置板上または仮固定した半導体チップ上に転写して仮固定する際に、
前記チップ転写板の外周部に配置された半導体チップから転写を始め、順次内側に向けて転写を進める、半導体チップ積層方法。
[請求項8]
 請求項6または請求項7に記載の半導体チップ積層方法であって、
前記チップ転写板の半導体チップの中に不良品がある場合、
前記不良品のみを前記チップ転写板から剥離してから、仮置板または仮置板上に仮固定した半導体チップ上に、前記チップ転写板により半導体チップを転写し、
前記不良品を剥離したため半導体チップが転写されなかった箇所に、別に用意した良品の半導体チップを配置する半導体チップ積層方法。
[請求項9]
 請求項6から請求項8の何れかに記載の半導体チップ積層方法によって得られた仮固定状態のチップ積層体を配線基板上に配置し、
前記チップ積層体を熱圧着して前記配線基板に実装する工程を備えた、半導体装置の製造方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]