処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020195268 - 半導体装置

公開番号 WO/2020/195268
公開日 01.10.2020
国際出願番号 PCT/JP2020/005321
国際出願日 12.02.2020
IPC
H01L 29/786 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
786薄膜トランジスタ
H01L 21/8234 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
H01L 27/088 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
081種類の半導体構成部品だけを含むもの
085電界効果構成部品のみを含むもの
088構成部品が絶縁ゲートを有する電界効果トランジスタであるもの
出願人
  • 株式会社ジャパンディスプレイ JAPAN DISPLAY INC. [JP]/[JP]
発明者
  • 戸田 達也 TODA Tatsuya
  • 津吹 将志 TSUBUKU Masashi
  • 佐々木 俊成 SASAKI Toshinari
代理人
  • 特許業務法人高橋・林アンドパートナーズ TAKAHASHI, HAYASHI AND PARTNER PATENT ATTORNEYS, INC.
優先権情報
2019-06502328.03.2019JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN)
This semiconductor device has: an oxide semiconductor layer that contains indium; a gate electrode that opposes the oxide semiconductor layer; a gate insulation layer between the oxide semiconductor layer and the gate electrode; and a first electrode that is in contact with the oxide semiconductor layer from above the oxide semiconductor layer. In a plan view, indium is unevenly distributed in the oxide semiconductor layer in a region that overlaps with the first electrode. The gate electrode and the gate insulation layer can be disposed below the oxide semiconductor layer.
(FR)
Dispositif à semi-conducteur qui comprend : une couche semi-conductrice d'oxyde qui contient de l'indium ; une électrode de grille qui est opposée à la couche semi-conductrice d'oxyde ; une couche d'isolation de grille entre la couche semi-conductrice d'oxyde et l'électrode de grille ; et une première électrode qui est en contact avec la couche semi-conductrice d'oxyde à partir du dessus de la couche semi-conductrice d'oxyde. Dans une vue en plan, de l'indium est réparti de manière irrégulière dans la couche semi-conductrice d'oxyde dans une région qui chevauche la première électrode. L'électrode de grille et la couche d'isolation de grille peuvent être disposées au-dessous de la couche semi-conductrice d'oxyde.
(JA)
半導体装置は、インジウムを含む酸化物半導体層と、前記酸化物半導体層に対向するゲート電極と、前記酸化物半導体層と前記ゲート電極との間のゲート絶縁層と、前記酸化物半導体層の上方から前記酸化物半導体層に接する第1電極と、を有する。平面視で、前記第1電極と重なる領域の前記酸化物半導体層において、インジウムが偏在している。前記ゲート電極及び前記ゲート絶縁層は、前記酸化物半導体層の下方に設けられていてもよい。
国際事務局に記録されている最新の書誌情報