処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020188919 - 増幅回路

公開番号 WO/2020/188919
公開日 24.09.2020
国際出願番号 PCT/JP2019/048765
国際出願日 12.12.2019
IPC
H03F 1/22 2006.01
H電気
03基本電子回路
F増幅器
1増幅素子として電子管のみ,半導体装置のみまたは汎用素子のみを用いた増幅器の細部
08増幅素子の内部インピーダンスの有害な影響を低減するための増幅器の変形
22カスコード結合,すなわちカソードまたはエミッタ接地段の次にそれぞれグリッドまたはベース接地段が続くもの,の使用によるもの
CPC
H03F 1/22
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
1Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
22by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
H03F 3/347
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
3Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
34Dc amplifiers in which all stages are dc-coupled
343with semiconductor devices only
347in integrated circuits
出願人
  • 三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP]/[JP]
発明者
  • 太田 泰昭 OTA, Yasuaki
代理人
  • 山尾 憲人 YAMAO, Norihito
  • 中野 晴夫 NAKANO, Haruo
優先権情報
PCT/JP2019/01092615.03.2019JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) AMPLIFIER CIRCUIT
(FR) CIRCUIT AMPLIFICATEUR
(JA) 増幅回路
要約
(EN)
This amplifier circuit comprises: a first transistor of a first conductivity type; a second transistor of a second conductivity type differing from the first conductivity type; a third transistor that is a field-effect transistor of a third conductivity type; and a fourth transistor that is a field-effect transistor of a fourth conductivity type differing from the third conductivity type. The first transistor has a control terminal, a first terminal that is connected to a first potential, and a second terminal that is connected to an output terminal. The second transistor has a control terminal that is connected to an input terminal, a first terminal that is connected to the output terminal, and a second terminal that is connected to the control terminal of the first transistor. The third transistor has a gate that is connected to a first fixed potential, a source that is connected to a second potential, and a drain that is connected to the output terminal. The fourth transistor has a gate that is connected to the control terminal of the first transistor, a source that is connected to the second potential, and a drain that is connected to the output terminal.
(FR)
La présente invention concerne un circuit amplificateur comprenant : un premier transistor d'un premier type de conductivité ; un deuxième transistor d'un deuxième type de conductivité différent du premier type de conductivité ; un troisième transistor qui est un transistor à effet de champ d'un troisième type de conductivité ; et un quatrième transistor qui est un transistor à effet de champ d'un quatrième type de conductivité différent du troisième type de conductivité. Le premier transistor a une borne de commande, une première borne qui est connectée à un premier potentiel et une seconde borne qui est connectée à une borne de sortie. Le deuxième transistor a une borne de commande qui est connectée à une borne d'entrée, une première borne qui est connectée à la borne de sortie et une seconde borne qui est connectée à la borne de commande du premier transistor. Le troisième transistor a une grille qui est connectée à un premier potentiel fixe, une source qui est connectée à un second potentiel et un drain qui est connecté à la borne de sortie. Le quatrième transistor a une grille qui est connectée à la borne de commande du premier transistor, une source qui est connectée au second potentiel et un drain qui est connecté à la borne de sortie.
(JA)
増幅回路は、第1導電型の第1トランジスタと、第1導電型と異なる第2導電型の第2トランジスタと、第3導電型の電界効果トランジスタである第3トランジスタと、第3導電型と異なる第4導電型の電界効果トランジスタである第4トランジスタと、を備える。第1トランジスタは、制御端子と、第1電位に接続された第1端子と、出力端子に接続された第2端子と、を有する。第2トランジスタは、入力端子に接続された制御端子と、出力端子に接続された第1端子と、第1トランジスタの制御端子に接続された第2端子と、を有する。第3トランジスタは、第1固定電位に接続されたゲートと、第2電位に接続されたソースと、出力端子に接続されたドレインと、を有する。第4トランジスタは、第1トランジスタの制御端子に接続されたゲートと、第2電位に接続されたソースと、出力端子に接続されたドレインと、を有する。
国際事務局に記録されている最新の書誌情報