処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020130141 - 半導体装置

公開番号 WO/2020/130141
公開日 25.06.2020
国際出願番号 PCT/JP2019/050173
国際出願日 20.12.2019
IPC
H01L 29/78 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
H01L 21/76 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71グループH01L21/70で限定された装置の特定部品の製造
76構成部品間の分離領域の形成
H01L 21/336 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
336絶縁ゲートを有するもの
H01L 21/329 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
328バイポーラ型の装置,例.ダイオード,トランジスタ,サイリスタ,の製造のための多段階工程
329装置が1つまたは2つの電極からなるもの,例.ダイオード
H01L 29/866 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
86整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861ダイオード
866ツェナーダイオード
H01L 29/861 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
86整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861ダイオード
出願人
  • ローム株式会社 ROHM CO., LTD. [JP]/[JP]
発明者
  • 奥田 肇 OKUDA, Hajime
  • 福田 泰詔 FUKUDA, Yoshinori
  • 宅間 徹 TAKUMA, Toru
  • 高橋 俊太郎 TAKAHASHI, Shuntaro
  • ▲高▼橋 直樹 TAKAHASHI, Naoki
代理人
  • 特許業務法人あい特許事務所 AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS
優先権情報
2018-24007621.12.2018JP
2019-02683318.02.2019JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMICONDUCTEUR
(JA) 半導体装置
要約
(EN)
This semiconductor device comprises: a semiconductor layer; an insulated gate first transistor formed in the semiconductor layer; an insulated gate second transistor formed in the semiconductor layer; and a control wire which is formed on the semiconductor layer so as to be electrically connected to the first transistor and the second transistor, and transmits a control signal for controlling the first transistor and the second transistor to an on-state during a conventional operation, and for controlling the second transistor to an on-state while controlling the first transistor to an off-state during an active clamp operation.
(FR)
La présente invention concerne un dispositif semiconducteur comprenant : une couche en semiconducteur ; un premier transistor à grille isolée formé dans la couche en semiconducteur ; un deuxième transistor à grille isolée formé dans la couche en semiconducteur ; et un fil de commande qui est formé sur la couche en semiconducteur de manière à être relié électriquement au premier transistor et au deuxième transistor, et qui transmet un signal de commande destiné à commander le premier transistor et le deuxième transistor vers un état passant pendant un fonctionnement classique, et destiné à commander le deuxième transistor vers un état passant tout en commandant le premier transistor vers un état bloqué pendant une opération d'écrêtage actif.
(JA)
半導体装置は、半導体層と、前記半導体層に形成された絶縁ゲート型の第1トランジスタと、前記半導体層に形成された絶縁ゲート型の第2トランジスタと、前記第1トランジスタおよび前記第2トランジスタに電気的に接続されるように前記半導体層の上に形成され、通常動作時に前記第1トランジスタおよび前記第2トランジスタをオン状態に制御し、アクティブクランプ動作時に前記第1トランジスタをオフ状態に制御すると共に前記第2トランジスタをオン状態に制御する制御信号を伝達する制御配線と、を含む。
国際事務局に記録されている最新の書誌情報