処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020129635 - 半導体装置

公開番号 WO/2020/129635
公開日 25.06.2020
国際出願番号 PCT/JP2019/047341
国際出願日 04.12.2019
IPC
H01L 23/522 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
52動作中の装置内の1つの構成部品から他の構成部品へ電流を導く装置
522半導体本体上に分離できないように形成された導電層及び絶縁層の多層構造からなる外部の相互接続を含むもの
H01L 21/3205 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30H01L21/20~H01L21/26に分類されない方法または装置を用いる半導体本体の処理
31半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
3205絶縁層へ非絶縁層,例.導電層または抵抗層,の付着;これらの層の後処理
H01L 21/768 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71グループH01L21/70で限定された装置の特定部品の製造
768装置内の別個の構成部品間に電流を流すため使用する相互接続を適用するもの
出願人
  • ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP]/[JP]
発明者
  • 佐々木 直人 SASAKI, Naoto
代理人
  • 特許業務法人酒井国際特許事務所 SAKAI INTERNATIONAL PATENT OFFICE
優先権情報
2018-23607118.12.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN)
A semiconductor device (1) according to the present disclosure comprises a substrate (10) and a via (14). In the substrate (10), a wiring layer (13) is buried. The via (14) extends from a main surface of the substrate (10) in a depth direction to penetrate the wiring layer (13) and is connected to the wiring layer (13) on a side peripheral surface.
(FR)
Un dispositif à semi-conducteur (1) selon la présente invention comprend un substrat (10) et un trou d'interconnexion (14). Dans le substrat (10), une couche de câblage (13) est enterrée. Le trou d'interconnexion (14) s'étend depuis une surface principale du substrat (10) dans une direction de profondeur pour pénétrer dans la couche de câblage (13) et est relié à la couche de câblage (13) sur une surface périphérique latérale.
(JA)
本開示に係る半導体装置(1)は、基板(10)と、ビア(14)とを有する。基板(10)は、配線層(13)が埋設される。ビア(14)は、基板(10)の主面から深さ方向へ延伸して配線層(13)を貫通し、側周面で配線層(13)に接続される。
国際事務局に記録されている最新の書誌情報