処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020129444 - 半導体装置および半導体装置の製造方法

公開番号 WO/2020/129444
公開日 25.06.2020
国際出願番号 PCT/JP2019/043517
国際出願日 06.11.2019
IPC
H01L 29/06 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
02半導体本体
06半導体本体の形状に特徴のあるもの;半導体領域の形状,相対的な大きさまたは配列に特徴のあるもの
H01L 29/78 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
H01L 29/12 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
02半導体本体
12構成材料に特徴のあるもの
出願人
  • 富士電機株式会社 FUJI ELECTRIC CO., LTD. [JP]/[JP]
発明者
  • 星 保幸 HOSHI, Yasuyuki
代理人
  • 酒井 昭徳 SAKAI, Akinori
優先権情報
2018-24037221.12.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMICONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMICONDUCTEUR
(JA) 半導体装置および半導体装置の製造方法
要約
(EN)
This silicon carbide semiconductor device includes: a first semiconductor layer (2) having a first conductivity-type and provided on a front face of a semiconductor substrate (1) having the first conductivity-type; a second semiconductor layer (3) having a second conductivity-type; a first semiconductor region (7) having the first conductivity-type; a gate electrode (10) provided via a gate insulating film (9); and an interlayer insulating film (11) provided on the gate electrode (10). The device is composed of a MOS structure that has the second semiconductor layer (3) and a first electrode (13) which is provided on a surface of the first semiconductor region (7), the device including an active region (40) and a current detection region (37a). The surface of the second semiconductor layer (3) of the current detection region (37a) opposite the semiconductor substrate (1) has an area that is smaller than the area of the surface of the second semiconductor layer (3) of the active region (40) opposite the semiconductor substrate (1).
(FR)
La présente invention concerne un dispositif à semiconducteur au carbure de silicium comprenant : une première couche semi-conductrice (2) ayant un premier type de conductivité et disposée sur une face avant d'un substrat semi-conducteur (1) ayant le premier type de conductivité ; une seconde couche semi-conductrice (3) ayant un second type de conductivité ; une première région semi-conductrice (7) ayant le premier type de conductivité ; une électrode de grille (10) disposée par l'intermédiaire d'un film d'isolation de grille (9) ; et un film isolant intercouche (11) disposé sur l'électrode de grille (10). Le dispositif est composé d'une structure MOS qui présente la seconde couche semi-conductrice (3) et d'une première électrode (13) qui est disposée sur une surface de la première région semi-conductrice (7), le dispositif comprenant une région active (40) et une région de détection de courant (37a). La surface de la seconde couche semi-conductrice (3) de la région de détection de courant (37a) opposée au substrat semi-conducteur (1) a une zone qui est plus petite que la zone de la surface de la seconde couche semi-conductrice (3) de la région active (40) opposée au substrat semi-conducteur (1).
(JA)
炭化珪素半導体装置は、第1導電型の半導体基板(1)のおもて面に設けられた第1導電型の第1半導体層(2)と、第2導電型の第2半導体層(3)と、第1導電型の第1半導体領域(7)と、ゲート絶縁膜(9)を介して設けられたゲート電極(10)と、ゲート電極(10)上に設けられた層間絶縁膜(11)とを備える。また、第2半導体層(3)と第1半導体領域(7)の表面に設けられた第1電極(13)と、第1電極(13)上に、を有するMOS構造により構成され、活性領域(40)と電流検出領域(37a)とを備える。電流検出領域(37a)の第2半導体層(3)の、半導体基板(1)側に対して反対側の表面の面積は、活性領域(40)の第2半導体層(3)の、半導体基板(1)側に対して反対側の表面の面積より小さい。
国際事務局に記録されている最新の書誌情報