処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020129436 - 半導体装置

公開番号 WO/2020/129436
公開日 25.06.2020
国際出願番号 PCT/JP2019/043167
国際出願日 01.11.2019
IPC
H01L 21/822 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
H01L 27/04 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
H01L 21/8234 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
H01L 27/06 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
06複数の個々の構成部品を反復しない形で含むもの
H01L 29/06 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
02半導体本体
06半導体本体の形状に特徴のあるもの;半導体領域の形状,相対的な大きさまたは配列に特徴のあるもの
H01L 29/78 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
出願人
  • 富士電機株式会社 FUJI ELECTRIC CO., LTD. [JP]/[JP]
発明者
  • 白川 徹 SHIRAKAWA, Tohru
代理人
  • 酒井 昭徳 SAKAI, Akinori
優先権情報
2018-23739619.12.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN)
An active region (1) comprises first and second cell regions (2, 3) in which a main IGBT (20) and a sense IGBT (30) are disposed, respectively. The second cell region (3) includes a detection region (4) in which the sense IGBT (30) is disposed, and an extraction region (5) surrounding the detection region (4). On a semiconductor substrate (7) in the extraction region (5), a resistor portion (17) coupled with the sense IGBT (30), which comprises polysilicon, is disposed. The resistor portion (17) coupled with the sense IGBT (30) includes a first portion (17a) connected to the gate electrode of the sense IGBT (30) and a second portion (17b) coupling the first portion (17a) to a gate runner (15), and constitutes an embedded resistance in which the second portion (17b) has a resistance value of 10Ω to 5000Ω inclusive. Thus, it is possible to improve the trade-off relationship between an increase in the ESD tolerance of a current sense unit including the sense IGBT (30) and a decrease in transient sense voltage.
(FR)
Dans la présente invention, une zone active (1) comprend des première et seconde zones de cellule (2, 3) dans lesquelles sont disposés respectivement un IGBT principal (20) et un IGBT de détection (30). La seconde zone de cellule (3) comprend une zone de détection (4) dans laquelle est disposé l'IGBT de détection (30), et une zone d'extraction (5) entourant la zone de détection (4). Sur un substrat semi-conducteur (7) dans la zone d'extraction (5) est disposée une partie résistance (17) couplée à l'IGBT de détection (30), qui contient du polysilicium. La partie résistance (17) couplée à l'IGBT de détection (30) comprend une première partie (17a) connectée à l'électrode grille de l'IGBT de détection (30) et une seconde partie (17b) couplant la première partie (17a) à un canal de grille (15), et constitue une résistance intégrée dans laquelle la seconde partie (17b) présente une valeur de résistance de 10Ω à 5000Ω inclus. Ainsi, il est possible d'améliorer la relation de compromis entre une augmentation de la tolérance DES d'une unité de détection de courant comprenant l'IGBT de détection (30) et une diminution de la tension de détection transitoire.
(JA)
活性領域(1)は、メインIGBT(20)およびセンスIGBT(30)がそれぞれ配置された第1,2セル領域(2,3)を有する。第2セル領域(3)は、センスIGBT(30)が配置された検出領域(4)と、検出領域(4)の周囲を囲む引抜領域(5)と、を有する。引抜領域(5)における半導体基板(7)上にポリシリコンからなるセンスIGBT(30)と連結する抵抗部(17)が配置される。センスIGBT(30)と連結する抵抗部(17)は、センスIGBT(30)のゲート電極に接続された第1部分(17a)と、第1部分(17a)をゲートランナー(15)に連結する第2部分(17b)と、を有し、第2部分(17b)の抵抗値が10Ω以上5000Ω以下の内蔵抵抗を構成する。これによって、センスIGBT(30)を含む電流センス部のESD耐量の向上と過渡センス電圧の低減とのトレードオフ関係を改善することができる。
国際事務局に記録されている最新の書誌情報