処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020129323 - 表示装置

公開番号 WO/2020/129323
公開日 25.06.2020
国際出願番号 PCT/JP2019/034255
国際出願日 30.08.2019
IPC
G06F 3/041 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
3計算機で処理しうる形式にデータを変換するための入力装置;処理ユニットから出力ユニットへデータを転送するための出力装置,例.インタフェース装置
01ユーザーと計算機との相互作用のための入力装置または入力と出力が結合した装置
03器具の位置または変位をコード信号に変換するための装置
041変換手段によって特徴付けられたデジタイザー,例.タッチスクリーンまたはタッチパッド用のもの
G02F 1/1333 2006.01
G物理学
02光学
F光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01強度,位相,偏光または色の制御のためのもの
13液晶に基づいたもの,例.単一の液晶表示セル
133構造配置;液晶セルの作動;回路配置
1333構造配置
G02F 1/1343 2006.01
G物理学
02光学
F光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01強度,位相,偏光または色の制御のためのもの
13液晶に基づいたもの,例.単一の液晶表示セル
133構造配置;液晶セルの作動;回路配置
1333構造配置
1343電極
G02F 1/1368 2006.01
G物理学
02光学
F光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01強度,位相,偏光または色の制御のためのもの
13液晶に基づいたもの,例.単一の液晶表示セル
133構造配置;液晶セルの作動;回路配置
136半導体の層または基板と構造上組み合された液晶セル,例.集積回路の一部を構成するセル
1362アクティブマトリックスセル
1368スイッチング素子が三端子の素子であるもの
G09F 9/30 2006.01
G物理学
09教育;暗号方法;表示;広告;シール
F表示;広告;サイン;ラベルまたはネームプレート;シール
9情報が個々の要素の選択または組合せによって支持体上に形成される可変情報用の指示装置
30必要な文字が個々の要素を組み合わせることによって形成されるもの
H01L 21/336 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
336絶縁ゲートを有するもの
出願人
  • 株式会社ジャパンディスプレイ JAPAN DISPLAY INC. [JP]/[JP]
発明者
  • 中西 貴之 NAKANISHI, Takayuki
  • 高田 直樹 TAKADA, Naoki
  • 柿木 雄飛 KAKINOKI, Yuto
代理人
  • 特許業務法人酒井国際特許事務所 SAKAI INTERNATIONAL PATENT OFFICE
優先権情報
2018-24009221.12.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) DISPLAY DEVICE
(FR) DISPOSITIF D'AFFICHAGE
(JA) 表示装置
要約
(EN)
This display device is provided with: first semiconductor resistance elements 421-1 (421-2) that overlap spacers PS1 (PS2) and that are provided to the same layer as a semiconductor layer of a pixel transistor Tr; second semiconductor resistance elements 422-1 (422-2) that are provided to the same layer as the semiconductor layer of the pixel transistor and that are not superposed on any of the spacers; and a detection circuit that detects pressing force applied to a display area on the basis of the midpoint voltage of the first semiconductor resistance elements 421-1 (421-2) and the second semiconductor resistance elements 422-1 (422-2). The resistance value of the second semiconductor resistance elements 422-1 (422-2) is equivalent to the resistance value of the first semiconductor resistance elements 421-1 (421-2) when no pressing forced is being applied.
(FR)
L’invention concerne un dispositif d'affichage qui comporte : des premiers éléments de résistance à semi-conducteur 421-1 (421-2) qui chevauchent des espaceurs PS1 (PS2) et qui sont disposés sur la même couche qu'une couche semi-conductrice d'un transistor de pixel Tr ; des seconds éléments de résistance à semi-conducteur 422-1 (422-2) qui sont disposés sur la même couche que la couche semi-conductrice du transistor de pixel et qui ne sont pas superposés sur l'un quelconque des éléments d'espacement ; et un circuit de détection qui détecte une force de pression appliquée à une zone d'affichage sur la base de la tension de point médian des premiers éléments de résistance à semi-conducteur 421-1 (421-2) et des seconds éléments de résistance à semi-conducteur 422-1 (422-2). La valeur de résistance des seconds éléments de résistance à semi-conducteur 422-1 (422-2) est équivalente à la valeur de résistance des premiers éléments de résistance à semi-conducteur 421-1 (421-2) lorsqu'aucune force de pression n'est appliquée.
(JA)
スペーサPS1(PS2)に重なり、画素トランジスタTrの半導体層と同層に設けられた第1の半導体抵抗素子421-1(421-2)と、画素トランジスタの半導体層と同層に設けられ、スペーサの何れとも重畳しない第2の半導体抵抗素子422-1(422-2)と、第1の半導体抵抗素子421-1(421-2)と第2の半導体抵抗素子422-1(422-2)との中点電圧に基づき、表示領域に加えられた押力を検出する検出回路と、を備える。第2の半導体抵抗素子422-1(422-2)の抵抗値は、押力が加えられていないときの第1の半導体抵抗素子421-1(421-2)の抵抗値と等価である。
国際事務局に記録されている最新の書誌情報