処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020129119 - 回路設計支援システムおよび回路設計支援プログラム

公開番号 WO/2020/129119
公開日 25.06.2020
国際出願番号 PCT/JP2018/046308
国際出願日 17.12.2018
IPC
G06F 17/50 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
17特定の機能に特に適合したデジタル計算またはデータ処理の装置または方法
50計算機利用設計
出願人
  • 三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP]/[JP]
発明者
  • 平野 進 HIRANO, Susumu
代理人
  • 溝井国際特許業務法人 MIZOI INTERNATIONAL PATENT FIRM
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) CIRCUIT DESIGN ASSISTANCE SYSTEM AND CIRCUIT DESIGN ASSISTANCE PROGRAM
(FR) SYSTÈME D'AIDE À LA CONCEPTION DE CIRCUIT ET PROGRAMME D'AIDE À LA CONCEPTION DE CIRCUIT
(JA) 回路設計支援システムおよび回路設計支援プログラム
要約
(EN)
A detection unit (231) detects, on the basis of synthesis result data acquired by a logic synthesis with respect to design data of an objective circuit, an estimation portion for which an occurrence of a glitch is estimated in the objective circuit. An insertion unit (232) makes a change to at least one of the synthesis result data and the design data, thereby inserting a glitch removal circuit in an output side of the estimation portion.
(FR)
Selon l'invention, une unité de détection (231) détecte, sur la base de données de résultat de synthèse acquises par une synthèse logique par rapport à des données de conception d'un circuit d'objectif, une partie d'estimation pour laquelle l'apparition d'une erreur est estimée dans le circuit d'objectif. Une unité d'insertion (232) effectue un changement des données de résultat de synthèse et/ou des données de conception, ce qui permet d'insérer un circuit de suppression d'erreur dans un côté de sortie de la partie d'estimation.
(JA)
検出部(231)は、目的回路の設計データに対する論理合成によって得られた合成結果データに基づいて、前記目的回路においてグリッチが発生することが推測される推測箇所を検出する。挿入部(232)は、前記合成結果データと前記設計データとの少なくともいずれかに変更を加えることによって、前記推測箇所の出力側にグリッチ除去回路を挿入する。
国際事務局に記録されている最新の書誌情報