処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020128673 - 半導体装置、並びに電子機器及び人工衛星

公開番号 WO/2020/128673
公開日 25.06.2020
国際出願番号 PCT/IB2019/059860
国際出願日 18.11.2019
IPC
G05F 1/56 2006.01
G物理学
05制御;調整
F電気的変量または磁気的変量の調整システム
1電気量の単一または複数の所望値からの偏差を系の出力部で検出し,系内の装置へフィードバックし,これにより検出量を単一または複数の所望値へ復元する自動制御系,すなわち反作用系
10電圧または電流の調整
46最終制御装置により実際に調整される変量が直流であるもの
56最終制御装置として負荷と直列の半導体装置を使用するもの
出願人
  • 株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP]/[JP]
発明者
  • 佐藤圭太 SATO, Keita
  • 八窪裕人 YAKUBO, Yuto
  • 及川欣聡 OIKAWA, Yoshiaki
  • 山崎舜平 YAMAZAKI, Shunpei
優先権情報
2018-23996621.12.2018JP
2019-00654518.01.2019JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE, ELECTRONIC EQUIPMENT, AND ARTIFICIAL SATELLITE
(FR) DISPOSITIF SEMI-CONDUCTEUR, ÉQUIPEMENT ÉLECTRONIQUE, ET SATELLITE ARTIFICIEL
(JA) 半導体装置、並びに電子機器及び人工衛星
要約
(EN)
The purpose of the present invention is to provide a low power consumption semiconductor device. According to the present invention, a retention transistor is provided between a control circuit and an output transistor. An output terminal of the control circuit is electrically connected to one of the source and the drain of the retention transistor, and the other of the source and the drain of the retention transistor is electrically connected to the gate of the output transistor. The node at which the other of the source and the drain of the retention transistor is electrically connected to the gate of the output transistor is set as a retention node. When the retention transistor is set in an ON state, a potential corresponding to the potential output from the control circuit is written to the retention node. Then if the retention transistor is set in an OFF state, the potential at the retention node is retained. Therefore, the gate potential of the output transistor can be maintained at a constant value even if the control circuit is turned off. Accordingly, for example, a constant potential can continue to be output from either the source or the drain of the output transistor even if the control circuit is turned off.
(FR)
L’objet de la présente invention est de réaliser un dispositif semi-conducteur à basse consommation de puissance. Selon la présente invention, un transistor de rétention est disposé entre un circuit de commande et un transistor de sortie. Une borne de sortie du circuit de commande est connectée électriquement à une borne parmi la source et le drain du transistor de rétention, et l’autre borne parmi la source et le drain du transistor de rétention est connectée électriquement à la grille du transistor de sortie. Le nœud auquel l’autre borne parmi la source et le drain du transistor de rétention est connectée électriquement à la grille du transistor de sortie est défini en tant que nœud de rétention. Lorsque le transistor de rétention est réglé sur un état actif, un potentiel correspondant à la sortie de potentiel depuis le circuit de commande est écrit dans le nœud de rétention. Alors, si le transistor de rétention est réglé à un état inactif, le potentiel au nœud de rétention est retenu. Le potentiel de grille du transistor de sortie peut donc être maintenu à une valeur constante même si le circuit de commande est désactivé. Par conséquent, par exemple, un potentiel constant peut continuer à sortir depuis la source ou le drain du transistor de sortie même si le circuit de commande est désactivé.
(JA)
低消費電力の半導体装置を提供すること。 制御回路と出力トランジスタの間に保持トランジスタを設ける。制御回路の出力端子は、保持トラ ンジスタのソース又はドレインの一方と電気的に接続され、保持トランジスタのソース又はドレイ ンの他方は、出力トランジスタのゲートと電気的に接続される。保持トランジスタのソース又はド レインの他方と出力トランジスタのゲートが電気的に接続されるノードを保持ノードとする。保持 トランジスタをオン状態とすると、制御回路から出力される電位に対応する電位が保持ノードに書 き込まれる。その後、保持トランジスタをオフ状態とすると、保持ノードの電位が保持される。よ って、制御回路をオフとしても、出力トランジスタのゲート電位を一定値に保つことができる。し たがって、制御回路をオフとしても、例えば出力トランジスタのソース又はドレインの一方から定 電位を出力し続けることができる。
国際事務局に記録されている最新の書誌情報