処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020121840 - 演算制御装置

公開番号 WO/2020/121840
公開日 18.06.2020
国際出願番号 PCT/JP2019/046724
国際出願日 29.11.2019
IPC
G06F 9/48 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
46マルチプログラミング装置
48プログラムの起動;プログラムの切換,例.割込みによるもの
G06F 9/50 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
46マルチプログラミング装置
50リソースの割り当て,例.中央処理装置[7]
出願人
  • 日立オートモティブシステムズ株式会社 HITACHI AUTOMOTIVE SYSTEMS, LTD. [JP]/[JP]
発明者
  • 堀口 辰也 HORIGUCHI Tatsuya
  • 石郷岡 祐 ISHIGOOKA Tasuku
  • 小田 裕弘 ODA Yasuhiro
  • 成沢 文雄 NARISAWA Fumio
代理人
  • 戸田 裕二 TODA Yuji
優先権情報
2018-23240712.12.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) ARITHMETIC CONTROL DEVICE
(FR) DISPOSITIF DE COMMANDE ARITHMÉTIQUE
(JA) 演算制御装置
要約
(EN)
A system that uses a processor having a plurality of cores, wherein fluctuations in processing time can be reduced when different processes are performed simultaneously in the plurality of cores, thus improving behavior predictability of the system, and increasing the probability of guaranteeing execution time constraints. An arithmetic control device according to the present invention comprises a processor having a plurality of cores, and a task allocation unit that allocates a task to the plurality of cores. The task allocation unit determines whether or not it is possible to perform parallel processing on a plurality of sub-tasks constituting the task, and if parallel processing is possible, the task allocation unit allocates the plurality of sub-tasks to the plurality of cores under prescribed conditions.
(FR)
L'invention concerne un système qui utilise un processeur ayant une pluralité de cœurs, des fluctuations de temps de traitement pouvant être réduites lorsque différents processus sont effectués simultanément dans la pluralité de cœurs, ce qui améliore la prévisibilité de comportement du système et augmente la probabilité de garantir des contraintes de temps d'exécution. Un dispositif de commande arithmétique selon l'invention comprend un processeur ayant une pluralité de cœurs et une unité d'attribution de tâche qui attribue une tâche à la pluralité de cœurs. L'unité d'attribution de tâche détermine s'il est possible ou non d'effectuer un traitement parallèle sur une pluralité de sous-tâches constituant la tâche et, si un traitement parallèle est possible, l'unité d'attribution de tâche attribue la pluralité de sous-tâches à la pluralité de cœurs dans des conditions prescrites.
(JA)
複数のコアを有するプロセッサを用いたシステムにおいて、複数のコア上で同時に異なる処理を行った際の処理時間の変動を低減することを可能にし、これによりシステムの挙動予測性を高め、実行時間制約の保証可能性を高める。本発明に係る演算制御装置は、複数のコアを有するプロセッサと、前記複数のコアに対し、タスクを割り当てるタスク割当部とを備える演算制御装置である。前記タスク割当部は、前記タスクを構成する複数のサブタスクを並列化処理の対象とすることが可能であるか否かを判断し、並列化処理が可能である場合には、所定の条件下で前記複数のサブタスクを前記複数のコアに割り当てるよう構成される。
国際事務局に記録されている最新の書誌情報