処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020121821 - 半導体素子および半導体素子の製造方法

公開番号 WO/2020/121821
公開日 18.06.2020
国際出願番号 PCT/JP2019/046508
国際出願日 28.11.2019
IPC
H01L 21/336 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
336絶縁ゲートを有するもの
H01L 21/28 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
28H01L21/20~H01L21/268に分類されない方法または装置を用いる半導体本体上への電極の製造
H01L 21/8234 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
H01L 27/06 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
06複数の個々の構成部品を反復しない形で含むもの
H01L 29/78 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
出願人
  • ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP]/[JP]
発明者
  • 松本 光市 MATSUMOTO Koichi
代理人
  • 松尾 憲一郎 MATSUO Kenichiro
優先権情報
2018-23062710.12.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT
(FR) ÉLÉMENT SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体素子および半導体素子の製造方法
要約
(EN)
The present invention reduces semiconductor element noise. A semiconductor element of the present invention comprises a first semiconductor region, a gate electrode, and a second semiconductor region. A source region, a channel formation region, and a drain region, all of the same conductivity type, are disposed in the first semiconductor region. The gate electrode is disposed adjacent to the channel formation region, with an insulating film disposed on the surface of the first semiconductor region being interposed therebetween. The second semiconductor region is disposed adjacent to the channel formation region on a face other than the face on which the gate electrode is disposed, and forms a depletion layer in the channel formation region.
(FR)
La présente invention réduit le bruit d'élément semi-conducteur. Un élément semi-conducteur de la présente invention comprend une première région semi-conductrice, une électrode de grille et une seconde région semi-conductrice. Une région de source, une région de formation de canal et une région de drain, tous du même type de conductivité, sont disposées dans la première région semi-conductrice. L'électrode de grille est disposée adjacente à la région de formation de canal, un film isolant étant disposé sur la surface de la première région semi-conductrice étant interposé entre celles-ci. La seconde région semi-conductrice est disposée adjacente à la région de formation de canal sur une face autre que la face sur laquelle l'électrode de grille est disposée, et forme une couche d'appauvrissement dans la région de formation de canal.
(JA)
半導体素子のノイズを低減する。 半導体素子は、第1の半導体領域、ゲート電極および第2の半導体領域を具備する。第1の半導体領域は、同じ導電型のソース領域、チャネル形成領域およびドレイン領域が配置される。ゲート電極は、第1の半導体領域の表面に配置される絶縁膜を介してチャネル形成領域に隣接して配置される。第2の半導体領域は、ゲート電極が配置される面とは異なる面においてチャネル形成領域に隣接して配置されてチャネル形成領域に空乏層を形成する。
国際事務局に記録されている最新の書誌情報