処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020121793 - 半導体装置

公開番号 WO/2020/121793
公開日 18.06.2020
国際出願番号 PCT/JP2019/046029
国際出願日 25.11.2019
IPC
H01L 33/62 2010.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
33光の放出に特に適用される少なくとも1つの電位障壁または表面障壁を有する半導体装置;それらの装置またはその部品の製造,あるいは処理に特に適用される方法または装置;それらの装置の細部
48半導体素子本体のパッケージに特徴のあるもの
62半導体素子本体へまたは半導体本体から電流を流す部品,例.リードフレーム,ワイヤボンドまたはハンダ
H01L 21/60 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50サブグループH01L21/06~H01L21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
CPC
H01L 2224/14
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
12Structure, shape, material or disposition of the bump connectors prior to the connecting process
14of a plurality of bump connectors
H01L 2224/17
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
15Structure, shape, material or disposition of the bump connectors after the connecting process
17of a plurality of bump connectors
H01L 33/62
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
33Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
48characterised by the semiconductor body packages
62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
出願人
  • パナソニックセミコンダクターソリューションズ株式会社 PANASONIC SEMICONDUCTOR SOLUTIONS CO., LTD. [JP]/[JP]
発明者
  • 大屋 満明 OYA, Mitsuaki
  • 廣木 均典 HIROKI, Masanori
  • 政元 啓明 MASAMOTO, Keimei
  • 林 茂生 HAYASHI, Shigeo
代理人
  • 新居 広守 NII, Hiromori
  • 寺谷 英作 TERATANI, Eisaku
  • 道坂 伸一 MICHISAKA, Shinichi
優先権情報
2018-23434914.12.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN)
A semiconductor device (1) that comprises a first electrode (E1) that is provided on a semiconductor laminate structure (11), a second electrode (E2) that is provided on a substrate (21), and a bonding metal layer (30) that bonds the first electrode (E1) and the second electrode (E2). There is a gap (33) inside the bonding metal layer (30).
(FR)
La présente invention concerne un dispositif à semi-conducteur (1) qui comprend une première électrode (E1) qui est disposée sur une structure de stratifié semi-conducteur (11), une seconde électrode (E2) qui est disposée sur un substrat (21), et une couche de métal de liaison (30) qui lie la première électrode (E1) et la seconde électrode (E2). Il y a un espace (33) à l'intérieur de la couche de métal de liaison (30).
(JA)
半導体装置(1)は、半導体積層構造(11)に設けられた第1電極(E1)と、基板(21)に設けられた第2電極(E2)と、第1電極(E1)と第2電極(E2)とを接合する接合金属層(30)とを備え、接合金属層(30)の内部に隙間(33)が存在している。
国際事務局に記録されている最新の書誌情報