処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020121767 - 半導体装置及び半導体装置の製造方法

公開番号 WO/2020/121767
公開日 18.06.2020
国際出願番号 PCT/JP2019/045536
国際出願日 21.11.2019
IPC
H01L 21/301 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30H01L21/20~H01L21/26に分類されない方法または装置を用いる半導体本体の処理
301半導体本体を別個の部品に細分割するため,例.分離する
H01S 5/10 2006.01
H電気
01基本的電気素子
S光を増幅または生成するために,放射の誘導放出による光増幅を用いた装置;光領域以外の電磁放射の誘導放出を用いた装置
5半導体レーザ
10光共振器の構造または形状
H01S 5/22 2006.01
H電気
01基本的電気素子
S光を増幅または生成するために,放射の誘導放出による光増幅を用いた装置;光領域以外の電磁放射の誘導放出を用いた装置
5半導体レーザ
20半導体本体の光を導波する構造または形状
22リッジまたはストライプ構造を有するもの
H01S 5/343 2006.01
H電気
01基本的電気素子
S光を増幅または生成するために,放射の誘導放出による光増幅を用いた装置;光領域以外の電磁放射の誘導放出を用いた装置
5半導体レーザ
30活性領域の構造または形状;活性領域に用いられる材料
34量子井戸または超格子構造を含むもの,例.単一量子井戸型レーザ,多重量子井戸型レーザ,傾斜屈折率型分離閉じ込めヘテロ構造レーザ[7]
343A↓I↓I↓IB↓V族化合物におけるもの,例.AlGaAsレーザ
出願人
  • ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP]/[JP]
発明者
  • 門脇 康弘 KADOWAKI, Yasuhiro
代理人
  • 特許業務法人酒井国際特許事務所 SAKAI INTERNATIONAL PATENT OFFICE
優先権情報
2018-23390513.12.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE AND PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置及び半導体装置の製造方法
要約
(EN)
The present invention reduces degradation of laser characteristics and increasing of characteristic variation. This semiconductor device (100) comprises a semiconductor chip comprising a semiconductor substrate (1) configured using a group III nitride semiconductor, and a laminated structure (2) positioned on a first surface (1a) of the semiconductor substrate (1). On at least one side surface of the side surfaces of the semiconductor chip orthogonal to the first surface (1a), a plurality of groove shaped machining marks (105) extending toward a third surface (1a) on the side opposite from the surface of the laminated structure (2) in contact with the first surface (1a) from a second surface (1b) of the semiconductor substrate (1) on the side opposite from the first surface (1a) are provided at a pitch of 2 µm (micrometers) to 30 µm, inclusive, in the direction parallel to the second surface (1b).
(FR)
Le problème décrit par la présente invention est de réduire la dégradation des caractéristiques laser et l'augmentation de la variation des caractéristiques. La solution selon l'invention porte sur un dispositif à semi-conducteur (100) comprenant une puce semi-conductrice comprenant un substrat semi-conducteur (1) conçu à l'aide d'un semi-conducteur au nitrure du groupe III, et une structure stratifiée (2) positionnée sur une première surface (1a) du substrat semi-conducteur (1). Sur au moins une surface latérale des surfaces latérales de la puce semi-conductrice perpendiculaires à la première surface (1a), une pluralité de marques d'usinage en forme de rainures (105) s'étendant vers une troisième surface (1a) sur le côté opposé à la surface de la structure stratifiée (2) en contact avec la première surface (1a) à partir d'une deuxième surface (1b) du substrat semi-conducteur (1) sur le côté opposé à la première surface (1a) sont placées à un pas de 2 µm (micromètres) à 30 µm, inclus, dans la direction parallèle à la deuxième surface (1b).
(JA)
レーザ特性の悪化や特性バラつきの増大を低減する。半導体装置(100)は、III族窒化物半導体で構成された半導体基板(1)と、半導体基板(1)の第1面(1a)上に位置する積層構造体(2)とを備える半導体チップを備え、前記半導体チップにおける第1面(1a)と直行する側面のうちの少なくとも1つの側面には、半導体基板(1)における第1面(1a)と反対側の第2面(1b)から積層構造体(2)における第1面(1a)と接する面とは反対側の第3面(1a)へ向けて延在する複数の溝状の加工痕(105)が、第2面(1b)と平行な方向において2μm(マイクロメートル)以上30μm以下のピッチで設けられている。
国際事務局に記録されている最新の書誌情報