処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020121652 - 半導体素子搭載用パッケージ基板の製造方法

公開番号 WO/2020/121652
公開日 18.06.2020
国際出願番号 PCT/JP2019/041308
国際出願日 21.10.2019
IPC
H05K 3/46 2006.01
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3印刷回路を製造するための装置または方法
46多重層回路の製造
H01L 23/12 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
12マウント,例.分離できない絶縁基板
H05K 3/00 2006.01
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3印刷回路を製造するための装置または方法
出願人
  • 三菱瓦斯化学株式会社 MITSUBISHI GAS CHEMICAL COMPANY, INC. [JP]/[JP]
発明者
  • 平野 俊介 HIRANO, Syunsuke
  • 加藤 禎啓 KATO, Yoshihiro
  • 小柏 尊明 OGASHIWA, Takaaki
代理人
  • 稲葉 良幸 INABA, Yoshiyuki
  • 大貫 敏史 ONUKI, Toshifumi
  • 内藤 和彦 NAITO, Kazuhiko
優先権情報
2018-23458414.12.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) METHOD FOR MANUFACTURING PACKAGE SUBSTRATE FOR MOUNTING SEMICONDUCTOR ELEMENT
(FR) PROCÉDÉ DE FABRICATION DE SUBSTRAT DE BOÎTIER POUR INSTALLATION D'ÉLÉMENT SEMI-CONDUCTEUR
(JA) 半導体素子搭載用パッケージ基板の製造方法
要約
(EN)
Provided is a method for manufacturing a package substrate for mounting a semiconductor element, said package substrate comprising an insulating layer and a wiring conductor, wherein the method includes: a first substrate forming step (a) of forming a substrate having, on one surface or both surfaces of a core resin layer, a peelable first metal layer which has a thickness of 1 to 70 μm, a first insulating resin layer, and a second metal layer; a first interlayer connecting step (b) of forming a non-through hole that reaches a surface of the first metal layer and subjecting an inner wall thereof to electrolytic and/or electroless copper plating to connect the second and first metal layers; a second substrate forming step (c) of arranging a second insulating resin layer and a third metal layer and heating and pressurizing a first substrate to form a substrate; a second interlayer connecting step (d) of forming a non-through hole that reaches a surface of the second metal layer and subjecting an inner wall thereof to electrolytic and/or electroless copper plating to connect the second and third metal layers; a peeling step (e) of peeling a third substrate; and a wiring conductor forming step (f) of patterning the first and third metal layers to form a wiring conductor.
(FR)
L'invention concerne un procédé de fabrication d'un substrat de boîtier pour installation d'élément semi-conducteur qui est équipé d'une couche isolante et d'un conducteur de câblage. Le procédé de l'invention inclut : une première étape de formation de substrat (a) au cours de laquelle un substrat qui est équipé d'une première couche métallique pelable de 1μm à 70μm d'épaisseur, d'une première couche de résine isolante et d'une seconde couche métallique, est formé sur un face ou sur les deux faces d'une couche de résine centrale ; une première étape de connexion intercouche (b) au cours de laquelle un orifice non traversant atteignant la surface de la première couche métallique est formé, un cuivrage électrolytique et/ou non électrolytique est exécuté sur la paroi interne de cet orifice, et les première et seconde couches métalliques sont ainsi connectées ; une seconde étape de formation de substrat (c) au cours de laquelle une seconde couche de résine isolante et une troisième couche métallique sont disposées, le premier substrat est soumis à un chauffage et une compression, et un substrat est ainsi formé ; une seconde étape de connexion intercouche (d) au cours de laquelle un orifice non traversant atteignant la surface de la seconde couche métallique est formé, un cuivrage électrolytique et/ou non électrolytique est exécuté sur la paroi interne de cet orifice, et les seconde et troisième couches métalliques sont ainsi connectées ; une étape de pelage (e) au cours de laquelle le troisième substrat est pelé ; et une étape de formation de conducteur de câblage (f) au cours de laquelle la première et la troisième couche métallique sont soumises à un modelage des contours, et le conducteur de câblage est ainsi formé.
(JA)
絶縁層と配線導体とを備えた半導体素子搭載用パッケージ基板の製造方法であって、コア樹脂層の片面又は両面に厚さが1μm~70μmであり剥離可能な第1の金属層と第1の絶縁性樹脂層と第2の金属層とを備えた基板を形成する第1の基板形成工程(a)と、第1の金属層表面に達する非貫通孔を形成しその内壁に電解及び/又は無電解銅めっきを施し、第2及び第1の金属層を接続させる第1の層間接続工程(b)と、第2の絶縁性樹脂層と第3の金属層とを配置し第1の基板を加熱加圧して基板を形成する第2の基板形成工程(c)と、第2の金属層の表面に達する非貫通孔を形成しその内壁に電解及び/又は無電解銅めっきを施し、第2及び第3の金属層を接続させる第2の層間接続工程(d)と、第3の基板を剥離する剥離工程(e)と、第1及び第3の金属層をパターニングして配線導体を形成する配線導体形成工程(f)と、を含む。
国際事務局に記録されている最新の書誌情報