処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020121416 - プロセッサ及びパイプライン処理方法

公開番号 WO/2020/121416
公開日 18.06.2020
国際出願番号 PCT/JP2018/045538
国際出願日 11.12.2018
IPC
G06F 9/38 2018.01
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
30機械語命令を実行するための装置,例.命令のデコード
38命令の同時実行,例.パイプライン,ルック・アヘッド
G06F 9/30 2018.01
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
30機械語命令を実行するための装置,例.命令のデコード
G06F 9/32 2018.01
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
30機械語命令を実行するための装置,例.命令のデコード
32次の命令のアドレスの指定,例.命令カウンタのインクリメント
G06F 9/46 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
46マルチプログラミング装置
G06F 12/0875 2016.01
G物理学
06計算;計数
F電気的デジタルデータ処理
12メモリシステムまたはアーキテクチャ内でのアクセシング,アドレシングまたはアロケーティング
02アドレシングまたはアロケーション;リロケーション
08階層構造のメモリ・システム,例.仮想メモリ・システム,におけるもの
0802所望データまたはデータブロックへのアクセスが連想アドレシングを要求する,メモリレベルのアドレシング,例.キャッシュ
0875専用キャッシュ,例.命令またはスタック,を有するもの
出願人
  • サンケン電気株式会社 SANKEN ELECTRIC CO., LTD. [JP]/[JP]
発明者
  • 美馬 和大 MIMA Kazuhiro
  • 宍戸 仁美 SHISHIDO Hitomi
代理人
  • 三好 秀和 MIYOSHI Hidekazu
  • 高橋 俊一 TAKAHASHI Shunichi
  • 伊藤 正和 ITO Masakazu
  • 高松 俊雄 TAKAMATSU Toshio
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) PROCESSOR AND PIPELINE PROCESSING METHOD
(FR) PROCESSEUR ET PROCÉDÉ DE TRAITEMENT DE PIPELINE
(JA) プロセッサ及びパイプライン処理方法
要約
(EN)
The present invention is a processor that performs a pipeline process in which a plurality of threads are processed, and commands that include a wait command and correspond to the thread numbers of the threads are executed and processed in parallel. Pipeline processing units 1-4 comprise a fetching unit for fetching the commands of the threads for which an execution right has been obtained, a decoding unit for decoding the commands fetched by the fetching unit, and an operation execution unit for executing the commands decoded by the decoding unit. When the wait command of the threads for which the execution right has been obtained is executed, command holding units 14-0, 14-1 hold information on the command fetch of process commands processed subsequent to the wait command. An execution thread selection unit 5 selects the threads to be executed on the basis of a wait instruction, and when the wait state in effect from the time of execution of the wait command is canceled, executes the threads starting from the decoding of the process commands on the basis of the information on the command fetch of the process commands held in the command holding units.
(FR)
La présente invention concerne un processeur qui effectue un processus de pipeline dans lequel une pluralité de fils est traitée, et des commandes qui comprennent une commande d'attente et qui correspondent aux numéros de fil des fils sont exécutées et traitées en parallèle. Des unités de traitement de pipeline (1-4) comprennent une unité d'extraction permettant d'extraire les commandes des fils pour lesquels un droit d'exécution a été obtenu, une unité de décodage permettant de décoder les commandes extraites par l'unité d'extraction, et une unité d'exécution d'opération permettant d'exécuter les commandes décodées par l'unité de décodage. Lorsque la commande d'attente des fils pour lesquels le droit d'exécution a été obtenu est exécutée, des unités de conservation de commande (14-0, 14-1) conservent des informations sur l'extraction de commande de commandes de traitement traitées suite à la commande d'attente. Une unité de sélection de fil d'exécution (5) sélectionne les fils à exécuter en fonction d'une instruction d'attente, et lorsque l'état d'attente en vigueur à partir de l'instant d'exécution de la commande d'attente est annulé, elle exécute les fils à partir du décodage des commandes de processus en fonction des informations sur l'extraction de commande des commandes de processus conservées dans les unités de conservation de commande.
(JA)
本発明は、複数のスレッドを処理し、ウェイト命令を含み前記スレッドのスレッド番号に対応した命令を実行して並行に処理するパイプライン処理を行うプロセッサである。パイプライン処理部1~4は、実行権を得た前記スレッドの前記命令をフェッチするフェッチ部と前記フェッチ部でフェッチされた命令をデコードするデコード部と前記デコード部でデコードされた命令を実行する演算実行部とを備える。命令保持部14-0,14-1は、前記実行権を得た前記スレッドの前記ウェイト命令の実行時に、前記ウェイト命令の次に処理する処理命令の命令フェッチの情報を保持する。実行スレッド選択部5は、ウェイト指示に基づき実行すべきスレッドを選択し、前記ウェイト命令の実行時からのウェイト状態が解除された時に、前記命令保持部に保持された前記処理命令の前記命令フェッチの情報に基づき前記処理命令のデコードから実行する。
国際事務局に記録されている最新の書誌情報