処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020116499 - 薄膜トランジスタ及びその製造方法

Document

明 細 書

発明の名称 薄膜トランジスタ及びその製造方法

技術分野

0001  

背景技術

0002  

先行技術文献

特許文献

0003  

発明の概要

発明が解決しようとする課題

0004   0005  

課題を解決するための手段

0006   0007   0008   0009   0010   0011   0012   0013  

発明の効果

0014  

図面の簡単な説明

0015  

発明を実施するための形態

0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057  

符号の説明

0058  

請求の範囲

1   2   3   4   5   6   7   8  

図面

1   2   3   4   5  

明 細 書

発明の名称 : 薄膜トランジスタ及びその製造方法

技術分野

[0001]
本発明は、酸化物半導体膜を有する薄膜トランジスタ及びその製造方法に関するものである。

背景技術

[0002]
近年、In-Ga-Zn-O系(IGZO)等の酸化物半導体膜をチャネル層に用いた薄膜トランジスタ(TFT)の開発が活発に行われている。酸化物半導体膜をチャネル層に用いた薄膜トランジスタの製造方法として、例えば特許文献1には、スパッタリング等によりゲート絶縁層の上に酸化物半導体膜を形成した後、酸化物半導体膜の上に金属膜を形成し、この金属膜をエッチングすることによりソース電極及びドレイン電極を形成する方法が開示されている。

先行技術文献

特許文献

[0003]
特許文献1 : 特開2008-166716号公報

発明の概要

発明が解決しようとする課題

[0004]
しかしながら特許文献1に開示される製造方法では、ソース電極及びドレイン電極を形成するにあたり、エッチング液等から酸化物半導体膜を保護するために、エッチングストッパとして機能するSiO 等の絶縁膜を酸化物半導体膜の上に別途形成する必要がある。チャネル層として機能する酸化物半導体膜と、エッチングストッパとして機能する絶縁膜とは組成が異なるため、スパッタリングターゲットを付け替えたり、成膜室を変更したりする必要があり、工程数が増加して薄膜トランジスタを生産性良く製造することができない。
[0005]
本発明はこのような問題に鑑みてなされたものであり、酸化物半導体膜を有する薄膜トランジスタを生産性良く製造することを主たる課題とするものである。

課題を解決するための手段

[0006]
本発明者らは上記課題を解決するために鋭意検討をした結果、同じ構成元素から成る酸化物半導体膜であっても、その結晶性の高さ(すなわち結晶度合)によってエッチングに対する耐性(耐エッチング性ともいう)が異なることに着眼した。さらに鋭意検討した結果、その結晶性の高さが高いほど優れた耐エッチング性を示し、チャネル層たる酸化物半導体膜を、製造過程においてエッチングストッパとしても機能させることができることを見出し本発明に至った。
[0007]
すなわち本発明に係る薄膜トランジスタは、基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とがこの順に配置された薄膜トランジスタであって、前記酸化物半導体層は、互いに同一の構成元素を含む酸化物半導体膜から成る第1半導体層と第2半導体層とを前記基板側から順に備えており、前記第2半導体層を構成する酸化物半導体膜の結晶性が、前記第1半導体層を構成する前記酸化物半導体膜の結晶性よりも高いことを特徴とする。
[0008]
このようなものであれば、チャネル層として機能する第2半導体層を構成する酸化物半導体膜の結晶性が第1半導体層を構成する酸化物半導体膜の結晶性よりも高いので、ソース・ドレイン電極をエッチングにより形成する際に、第2半導体層がエッチングストッパとして機能して第1半導体層を保護することができる。そのため、エッチングストッパとして、例えばSiO 等からなる絶縁膜を別途設けるためにCVDやスパッタリング等による成膜を行う必要がない。
しかも、第1半導体層と第2半導体層は互いに同一の構成元素を含む酸化物半導体膜から成るので、これらをスパッタリングにより形成する場合には、同一のターゲットを用いてスパッタリング条件を変更することにより続けて成膜することができるので、ターゲットを付け替えたり、成膜室を変更する必要がなく、生産性良く薄膜トランジスタを製造することができる。
[0009]
前記第1半導体層が非晶質の前記酸化物半導体膜から成り、前記第2半導体層が結晶質の前記酸化物半導体膜から成るものであることが好ましい。
このようなものであれば、第2半導体層の耐エッチング性を第1半導体層の耐エッチング性に比べてより優れたものにでき、第2半導体層のエッチングストッパとしての機能をより高めることができる。
[0010]
前記酸化物半導体層の具体的な態様として、前記第1半導体層及び前記第2半導体層がいずれもInを含む酸化物半導体膜から成り、前記第2半導体層に対するCu‐Kα線を用いたθ-2θ法によるX線回折測定における回折角2θ=31°近傍において確認されるピークの半値全幅が、前記第1半導体層に対する前記X線回折測定における回折角2θ=31°近傍において確認されるピークの半値全幅よりも小さいものを挙げることができる。
[0011]
第2半導体層の結晶性を高くし、耐エッチング性をより向上させるためには、前記第2半導体層に対するCu‐Kα線を用いたθ-2θ法によるX線回折測定における回折角2θ=31°近傍において確認されるピークの半値全幅が4.5°以下であることが好ましく、3.0°以下であることがより好ましく、2.5°以下であることがさらに好ましい。
[0012]
前記第2半導体層を構成する前記酸化物半導体膜の耐エッチング性が、前記ソース電極及び前記ドレイン電極を構成する材料の耐エッチング性よりも優れていることが好ましい。
このようなものであれば、第2半導体層のエッチングストッパとしての機能をより顕著にできる。
[0013]
また本発明の薄膜トランジスタの製造方法は、基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とがこの順に配置された薄膜トランジスタの製造方法であって、プラズマを用いてターゲットをスパッタリングして、結晶性が互いに異なる酸化物半導体膜から成る第1半導体層と第2半導体層とを前記ゲート絶縁層の上に前記基板側から順に形成する半導体層形成工程と、前記第2半導体層をエッチングストッパとしてエッチングを行い、前記ソース電極及び前記ドレイン電極を前記酸化物半導体層の上に形成する前記ソース・ドレイン電極形成工程とを含む。
このような薄膜トランジスタの製造方法であれば、上記した薄膜トランジスタと同様の作用効果を奏し得る。

発明の効果

[0014]
このように構成した本発明によれば、酸化物半導体層を有する薄膜トランジスタを生産性良く製造することができる。

図面の簡単な説明

[0015]
[図1] 本実施形態の薄膜トランジスタの構成を模式的に示す縦断面図である。
[図2] 同実施形態の薄膜トランジスタの製造工程を模式的に示す断面図である。
[図3] 同実施形態の薄膜トランジスタの製造工程を模式的に示す断面図である。
[図4] 同実施形態の薄膜トランジスタの半導体層形成工程で用いられるスパッタリング装置の構成を模式的に示す図である。
[図5] 同実施形態の薄膜トランジスタの酸化物半導体層の結晶性と耐エッチング性との関係性を示すグラフである。

発明を実施するための形態

[0016]
以下に、本発明の一実施形態に係る薄膜トランジスタおよびその製造方法について説明する。
[0017]
<1.薄膜トランジスタ>
本実施形態の薄膜トランジスタ1は所謂ボトムゲート型のものである。具体的には図1に示すように、基板2と、ゲート電極3と、ゲート絶縁層4と、酸化物半導体層5と、ソース電極6及びドレイン電極7とを有しており、基板2側からこの順に配置(形成)されている。なお本実施形態の薄膜トランジスタ1は所謂エッチングストッパ型のものであり、後述するようにチャネル層として機能する酸化物半導体層5の一部が、製造過程においてはエッチングストッパとして機能する。以下、各部について詳述する。
[0018]
基板2は光を透過できるような材料から構成されており、例えば、ポリエチレンテレフタレート(PET)、ポリエチレナフタレート(PEN)、ポリエーテルサルフォン(PES)、アクリル、ポリイミド等のプラスチック(合成樹脂)やガラス等によって構成されてよい。
[0019]
基板2の表面にはゲート電極3が設けられている。ゲート電極3は高い導電性を有する材料から構成されており、例えばSi、Al、Mo、Cr、Ta、Ti、Pt、Au、Ag等から選択される1種以上の金属から構成されてよい。また、Al-Nd、Ag合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)、In-Ga-Zn-O(IGZO)等の金属酸化物の導電性膜から構成されてよい。ゲート電極3は、これらの導電性膜の単層構造又は2層以上の積層構造から構成されてもよい。
[0020]
ゲート電極3の上にはゲート絶縁層4が配置されている。ゲート絶縁層4は高い絶縁性を有する材料から構成されており、例えば、SiO 、SiN 、SiON、Al 、Y 、Ta 、Hf 等から選択される1つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層4は、これらの導電性膜を単層構造又は2層以上の積層構造としたものであってよい。
[0021]
ゲート絶縁層4の上には酸化物半導体層5が配置されている。酸化物半導体層5は、第1半導体層5aと第2半導体層5bが基板2側から順に配置された二層構造を成している。
[0022]
第1半導体層5aと第2半導体層5bは、互いに同一の構成元素を含む酸化物半導体膜から構成されており、互いに同一の構成元素及び不可避的な不純物から成る酸化物半導体膜から構成されていることが好ましい。ここでは第1半導体層5aと第2半導体層5bはいずれも、Inを含む酸化物を主成分とする酸化物半導体膜からなり、Inを含む酸化物とは、例えばIn-Ga-Zn-O、In-Al-Mg-O、In-Al-Zn-O又はIn-Hf-Zn-O等の酸化物である。
[0023]
第1半導体層5aと第2半導体層5bは、結晶性の高さ(度合)が互いに異なる酸化物半導体膜から構成されている。この酸化物半導体層の結晶性の高さ(度合)は、Cu光源(Cu-Kα線)を用いたθ‐2θ法によるXRD(X線回折)測定において確認できるピークの半値全幅(FWHM)により確認することができる。具体的には、第1半導体層5a及び第2半導体層5bがIn-Ga-Zn-O(IGZO)等のInを含む酸化物を主成分(体積分率で90%以上)とする酸化物半導体膜から成る場合には、X線回折測定において2θ=31°近傍(例えば30°~32°)で確認できるピークの半値全幅の大きさにより評価することができる。より具体的には当該ピークの半値全幅が小さいほど結晶性が高いと評価できる。
[0024]
本実施形態では、第1半導体層5aは非晶質(アモルファス)の酸化物半導体膜からなる層であり、第2半導体層5bは結晶質の酸化物半導体膜からなる層である。すなわち、第2半導体層5bを構成する酸化物半導体膜の結晶性は、第1半導体層5aを構成する酸化物半導体膜の結晶性よりも高い。言い換えれば、第2半導体層5bに対するX線回折測定における回折角2θ=31°近傍において確認されるピークの半値全幅が、第1半導体層5aに対するX線回折測定における回折角2θ=31°近傍において確認されるピークの半値全幅よりも小さい。これにより、ソース電極及びドレイン電極をエッチングにより形成する工程において、第2半導体層5bが、第1半導体層5aを保護するエッチングストッパとして機能する。
[0025]
第2半導体層5bを構成する酸化物半導体膜の結晶性が高いほど、耐エッチング性を向上でき、エッチングストッパとして優れた機能を発揮する(すなわち、エッチング速度が低下する)。そのため、第2半導体層5bに対するX線回折測定における回折角2θ=31°近傍において確認されるピークの半値全幅は、4.5°以下であることが好ましく、3.0°以下であることがより好ましく、2.5°以下であることがさらに好ましい。
[0026]
酸化物半導体層5の上には、ソース電極6およびドレイン電極7が配置されている。ソース電極6およびドレイン電極7はそれぞれ、電極として機能するように高い導電性を有する材料から構成されている。ソース電極6及びドレイン電極7は、金属や導電性酸化物の単層構造から構成されてもよく、2層以上の積層構造から構成されてもよい。
[0027]
ここで本実施形態のソース電極6及びドレイン電極7は、第2半導体層5bよりも耐エッチング性が劣る(すなわち、エッチング速度が速い)材料から構成されている。具体的には、例えば第2半導体層が結晶質のIGZO膜から成る場合には、ソース電極6及びドレイン電極7は、酸化亜鉛インジウム(IZO)、酸化ガリウムインジウム(IGO)、非晶質のIGZO膜等の金属酸化物やMo等の金属の導電性膜から構成される。
[0028]
必要に応じて、酸化物半導体5、ソース電極6およびドレイン電極7の上には、これらを保護するための保護膜が配置されていてもよい。保護膜は、例えばシリコン酸化膜(SiO )、シリコン窒化膜中にフッ素を含有するフッ素化シリコン窒化膜(SiN:F)等によって構成されてもよい。
[0029]
<2.薄膜トランジスタの製造方法>
次に、上述した構造の薄膜トランジスタ1の製造方法を、図2を参照して説明する。
本実施形態の薄膜トランジスタ1の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、半導体層形成工程、ソース・ドレイン電極形成工程を含む。以下、各工程について説明する。
[0030]
(1)ゲート電極形成工程
まず図2の(a)に示すように、例えば石英ガラスからなる基板2を準備し、基板2の表面にゲート電極3を形成する。ゲート電極3の形成方法は特に制限されず、例えば真空蒸着法、DCスパッタリング法等の既知の方法により形成してよい。
[0031]
(2)ゲート絶縁層形成工程
次に、図2の(b)に示すように、基板2及びゲート電極3の表面を覆うようにゲート絶縁層4を形成する。ゲート絶縁層4の形成方法は特に限定されず、既知の方法により形成してよい。
[0032]
(3)半導体層形成工程
次に、図2の(c)及び(d)に示すように、ゲート絶縁層4上にチャネル層としての酸化物半導体層5を形成する。半導体層形成工程は、第1半導体層5aを形成する第1成膜工程と、第2半導体層5bを形成する第2成膜工程とを含む。
[0033]
なお本実施形態の半導体層形成工程は、プラズマを用いてターゲットをスパッタリングすることにより酸化物半導体膜を形成する。具体的には、図4に示すような、誘導結合型のプラズマPを用いてターゲットTをスパッタリングして成膜するスパッタリング装置100が用いられる。スパッタリング装置100は、真空容器20と、真空容器20内において基板2を保持する基板保持部30と、真空容器20内において基板2と対向してターゲットTを保持するターゲット保持部40と、基板保持部30に保持された基板2の表面に沿って配列され、プラズマPを発生させる複数のアンテナ50とを備える。スパッタリング装置100を使用することにより、アンテナ50に供給する高周波電圧とターゲットTのバイアス電圧との設定を独立して行うことができる。そのため、バイアス電圧をプラ
ズマPの生成とは独立してプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができ、スパッタリング時にターゲットTに印加する負のバイアス電圧を-1kV以上(すなわち絶対値が1kV以下)の負電圧に設定することが可能になる。第1成膜工程及び第2成膜工程では、ターゲット保持部40にターゲットTを配置し、基板保持部30に基板2を配置して行われる。ここではターゲットTとして、酸化物半導体5の原料となるInGaZnO等の導電性酸化物焼結体が用いられる。
[0034]
(3-1)第1成膜工程
まず、ゲート絶縁層4上に第1半導体層5aを形成する。具体的には、スパッタリング装置100の真空容器20を3×10 -6Torr以下に真空排気した後、50sccm以上200sccm以下でスパッタリングガスを導入しつつ、真空容器内20の圧力を0.5Pa以上3.1Pa以下となるように調整する。そして複数のアンテナ50に1kW以上10kW以下の高周波電力を供給し、誘導結合型のプラズマを生成・維持する。ターゲットに直流電圧パルスを印加して、ターゲットのスパッタリングを行う。酸素が脱離したスパッタ粒子の生成を抑制し、膜中の酸素欠陥が少ない酸化物半導体膜5aを形成する観点から、ターゲットTに印加する電圧を-1kV以上の負電圧とする。これにより、図2(c)に示すように、ゲート絶縁層4上に第1半導体層5aを形成する。なお、真空容
器20内の圧力、スパッタリングガスの流量、アンテナに供給する電力量は適宜変更されてもよい。
[0035]
(3-2)第2成膜工程
第1成膜工程の後、第1半導体層5aの上に第2半導体層5bを形成する。具体的には、第1成膜工程と同様に、スパッタリング装置100を用いて、ターゲットTのスパッタリングを行うことにより第2半導体層5bを形成する。第1成膜工程と同様に、第2成膜工程においても、ターゲットTに印加する電圧を-1kV以上の負電圧とすることが好ましい。第2成膜工程における真空容器20内の圧力、スパッタリングガスの流量、アンテナに供給する電力量等の条件は第1成膜工程と同じであってよく、適宜変更してもよい。
[0036]
(3-3)スパッタリングガス中の酸素ガス濃度
本実施形態では、第2成膜工程において供給するスパッタリングガスに含まれる酸素ガス濃度を、第1成膜工程において供給するスパッタリングガスに含まれる酸素ガス濃度よりも高くする。これにより第2成膜工程では、第1成膜工程に比べて、酸素が脱離したスパッタ粒子の生成をより抑えて、ターゲットの酸化状態をより維持したまま成膜することができるので、第2半導体層5bを構成する酸化物半導体膜の結晶性を、第1半導体層5aを構成する酸化物半導体膜の結晶性よりも高くすることができる。
[0037]
第2半導体層5bを構成する酸化物半導体膜の結晶性を高くする観点から、第2成膜工程において供給されるスパッタリングガスに含まれる酸素ガス濃度は、体積分率で20vоl%以上であることが好ましく、50vоl%以上であることがより好ましい。スパッタリングガスとして酸素ガスのみ(すなわち、体積分率が99.999vоl%以上)が供給されることが最も好ましい。
[0038]
第1成膜工程において供給されるスパッタリングガスに含まれる酸素ガス濃度は、第2成膜工程において供給されるスパッタリングガスに含まれる酸素ガス濃度より低ければよい。第1成膜工程において非晶質の酸化物半導体膜を形成する観点から、スパッタリングガスに含まれる酸素ガス濃度は体積分率で2vоl%以下が好ましく、スパッタリングガスとしてアルゴンガスのみが供給されることが好ましい。
[0039]
(4)ソース・ドレイン電極形成工程
次に、酸化物半導体層5上にソース電極6およびドレイン電極7を形成する。ここでは、第2半導体層5bの上に導電性膜Mを形成した後、フォトリソグラフィによりパターニングを行うことで、ソース電極6及びドレイン電極7を形成する。
[0040]
具体的にはまず、図3の(e)に示すように、ゲート絶縁層4及び第2半導体層5bを覆うように、金属や導電性酸化物から成る導電性膜Mを形成する。導電性膜Mは、例えばDCスパッタリングやRFスパッタリング等の既知の方法により形成されてよい。
[0041]
次に、導電性膜Mの上にレジストRを塗布した後露光・現像等を行い、図3の(f)に示すように、導電性膜M上において後にソース電極6及びドレイン電極7とする部位にのみレジストRを残すようにする。
[0042]
そして、図3の(g)に示すように、導電性膜MにおけるレジストRが塗布されていない部分をエッチングにより除去し、ソース電極6及びドレイン電極7を形成する。エッチングの手法として、CF ガス等を用いたドライエッチングを行ってもよく、HCl等の酸を用いたウェットエッチングを行ってもよい。ここで第2導電層5bは、第1導電層5a及び導電性膜Mよりも優れた耐エッチング性を有しており、エッチングストッパとして機能して第1導電層5aをエッチャントから保護するようになっている。
[0043]
(5)保護膜形成工程
必要に応じて、形成された酸化物半導体層5、ソース電極6およびドレイン電極7の上面を覆うように、例えばプラズマCVD法を用いて保護膜を形成する。
[0044]
(6)熱処理工程
最後に、必要に応じて酸素を含む大気圧下の雰囲気中で熱処理を行ってもよい。熱処理における炉内温度は特に限定されず、例えば150℃以上300℃以下である。また熱処理時間は特に限定されず、例えば1時間以上3時間以下である。
[0045]
以上により、本実施形態の薄膜トランジスタ1を得ることができる。なお、本実施形態において保護膜形成工程及び熱処理工程は必須の工程ではなく、これらを省略してもよい。
[0046]
<3.酸化物半導体層の結晶性の耐エッチング性との関係性評価>
本実施形態の酸化物半導体層5(第1半導体層5a及び第2半導体層5b)の結晶性と耐エッチング性との関係性を評価した。
[0047]
(サンプル作成)
具体的には、シリコン基板を複数準備し、前記した製造方法の“半導体製造工程”に基づいて、スパッタリングにより、In-Ga-Zn-O(IGZO1114)から成る酸化物半導体膜を基板上に形成したサンプルを複数個作成した。
[0048]
より具体的には、前記したスパッタリング装置100を用いて、真空容器内の圧力を0.9Pa以下まで減圧し、複数のアンテナに7kWの高周波電力を供給し、ターゲットに-400Vの直流パルス電圧を印加してターゲットのスパッタリングを行い、酸化物半導体膜を形成した。ここで、供給するスパッタリングガス中の酸素ガス濃度を変えた5種類のサンプル(それぞれ、体積分率で0vol%、5vol%、20vol%、50vol%、100vol%)を1個又は2個ずつ(計9個)作成した。なお、特に記載していない製造条件は、前記した製造方法に記載したものと同等である。
[0049]
(XRD測定におけるピークの半値全幅の測定)
作成した5種類のサンプルの酸化物半導体膜に対して、Cu光源(Cu-Kα線)を使用したブルカー・エイエックスエス社製のX線回折装置(型番:D8 DISCOVER)を用いてX線回折(XRD)測定を行い、2θ=31°近傍で確認できるInに由来するピークの半値全幅(FWHM)の大きさを測定した。スパッタリング中の酸素ガス濃度と、ピークの半値全幅との関係は表1に示すとおりである。なお、酸素ガス濃度が5vоl%、20vоl%、50vоl%及び100vоl%のサンプルでは、2θ=31°近傍において鋭いピークが見られ、結晶質の酸化物半導体膜(c‐IGZO)が形成されていることを確認できた。また酸素ガス濃度が0vоl%のサンプルでは、2θ=31°近傍において鋭いピークが見られず、非晶質の酸化物半導体膜(a‐IGZO)が形成されていることを確認できた。
[0050]
[表1]


[0051]
(エッチング速度の測定)
作成した5種類のサンプルの酸化物半導体膜に対して、HCl水溶液(体積:0.05M、0.5M)をエッチャントとしてエッチングを行い、そのエッチング速度を測定した。酸素ガス濃度とスパッタリング中の酸素ガス濃度と、エッチング速度との関係は表2に示すとおりである。
[0052]
[表2]


[0053]
(酸化物半導体膜の結晶性と耐エッチング性との関係性)
これらの結果に基づき、XRD測定における酸化物半導体膜のピークの半値全幅とエッチング速度との関係を図5に示す。図5から分かるように、2θ=31°近傍で確認できるピークの半値全幅が4.5°以下である結晶質の酸化物半導体膜(c‐IGZO)は、ピークの半値全幅が5°を超える非晶質(アモルファス)の酸化物半導体膜(a‐IGZO)に比べて、エッチング速度が大幅に低下し、優れた耐エッチング性を示すことを確認できた。そして、結晶質の酸化物半導体膜(c‐IGZO)の結晶性が高いほど、すなわちピークの半値全幅が小さいほど、エッチング速度がより低下し、耐エッチング性が高まり、エッチングストッパとして好適であることを確認できた。
[0054]
<4.本実施形態の効果>
このようにした本実施形態の薄膜トランジスタ1およびその製造方法によれば、チャネル層として機能する第2半導体層5bを構成する酸化物半導体膜の結晶性が第1半導体層5aを構成する酸化物半導体膜の結晶性よりも高いので、ソース・ドレイン電極形成工程において電極ソース電極6及びドレイン電極7をエッチングにより形成する際に、第2半導体層5bがエッチングストッパとして機能して第1半導体層5aをエッチング液から保護することができる。そのため、エッチングストッパとして、例えばSiO 等からなる絶縁膜を別途設けるためにスパッタリングを行う必要がない。しかも、第1半導体層5aと第2半導体層5bは互いに同一の構成元素を含む酸化物半導体膜から成るので、これらをスパッタリングにより形成する場合には、同一のターゲットTを用いて、スパッタリン
グガス中の酸素ガス濃度等のスパッタリング条件を変更するだけで続けて成膜することができるので、ターゲットTを付け替えたり、成膜室を変更する必要がなく、生産性良く薄膜トランジスタ1を製造することができる。
[0055]
<その他の変形実施形態>
なお、本発明は前記実施形態に限られるものではない。
[0056]
前記実施形態では、複数のターゲット保持部40を有する構成であったが、1つのターゲット保持部40を有する構成であってもよい。この場合であっても、複数のアンテナ50を有する構成が望ましいが、1つのアンテナ50を有する構成であってもよい。
[0057]
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。

符号の説明

[0058]
1 ・・・薄膜トランジスタ
2 ・・・基板
3 ・・・ゲート電極
4 ・・・ゲート絶縁層
5 ・・・酸化物半導体層
5a ・・・第1半導体層
5b ・・・第2半導体層
6 ・・・ソース電極
7 ・・・ドレイン電極

請求の範囲

[請求項1]
基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とがこの順に配置された薄膜トランジスタであって、
前記酸化物半導体層は、互いに同一の構成元素を含む酸化物半導体膜から成る第1半導体層と第2半導体層とを前記基板側から順に備えており、
前記第2半導体層を構成する酸化物半導体膜の結晶性が、前記第1半導体層を構成する前記酸化物半導体膜の結晶性よりも高いことを特徴とする薄膜トランジスタ。
[請求項2]
前記第1半導体層が非晶質の前記酸化物半導体膜から成り、前記第2半導体層が結晶質の前記酸化物半導体膜から成る、請求項1に記載の薄膜トランジスタ。
[請求項3]
前記第1半導体層及び前記第2半導体層がいずれもInを含む酸化物半導体膜から成り、
前記第2半導体層に対するCu‐Kα線を用いたθ-2θ法によるX線回折測定における回折角2θ=31°近傍において確認されるピークの半値全幅が、前記第1半導体層に対する前記X線回折測定における回折角2θ=31°近傍において確認されるピークの半値全幅よりも小さい請求項1又は2に記載の薄膜トランジスタ。
[請求項4]
前記第2半導体層に対するCu‐Kα線を用いたθ-2θ法によるX線回折測定における回折角2θ=31°近傍において確認されるピークの半値全幅が4.5°以下である請求項3に記載の薄膜トランジスタ。
[請求項5]
前記第2半導体層に対するCu‐Kα線を用いたθ-2θ法によるX線回折測定における回折角2θ=31°近傍において確認されるピークの半値全幅が3.0°以下である請求項3に記載の薄膜トランジスタ。
[請求項6]
前記第2半導体層を構成する前記酸化物半導体膜の耐エッチング性が、前記ソース電極及び前記ドレイン電極を構成する材料の耐エッチング性よりも優れた請求項1~5のいずれかに記載の薄膜トランジスタ。
[請求項7]
エッチングストッパ型のものであり、前記第2半導体層がエッチングストッパとして機能する請求項1~6のいずれかに記載の薄膜トランジスタ。
[請求項8]
基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とがこの順に配置された薄膜トランジスタの製造方法であって、
プラズマを用いてターゲットをスパッタリングして、結晶性が互いに異なる酸化物半導体膜から成る第1半導体層と第2半導体層とを前記ゲート絶縁層の上に前記基板側から順に形成する半導体層形成工程と、
前記第2半導体層をエッチングストッパとしてエッチングを行い、前記ソース電極及び前記ドレイン電極を前記酸化物半導体層の上に形成する前記ソース・ドレイン電極形成工程と
を含む薄膜トランジスタの製造方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]