処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020116147 - 電界効果トランジスタおよびその製造方法

公開番号 WO/2020/116147
公開日 11.06.2020
国際出願番号 PCT/JP2019/045211
国際出願日 19.11.2019
IPC
H01L 21/336 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
336絶縁ゲートを有するもの
H01L 29/78 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
H01L 21/338 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
338ショットキーゲートを有するもの
H01L 29/778 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
778二次元電荷担体ガスチャンネルをもつもの,例.HEMT
H01L 29/812 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
80PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
812ショットキーゲートを有するもの
出願人
  • 日本電信電話株式会社 NIPPON TELEGRAPH AND TELEPHONE CORPORATION [JP]/[JP]
発明者
  • 杉山 弘樹 SUGIYAMA, Hiroki
代理人
  • 山川 茂樹 YAMAKAWA, Shigeki
  • 小池 勇三 KOIKE, Yuzo
  • 山川 政樹 YAMAKAWA, Masaki
  • 本山 泰 MOTOYAMA, Yasushi
優先権情報
2018-22704304.12.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING SAME
(FR) TRANSISTOR À EFFET DE CHAMP ET SON PROCÉDÉ DE FABRICATION
(JA) 電界効果トランジスタおよびその製造方法
要約
(EN)
In the present invention, a buffer layer (102), an etch-stop layer (103), and a channel layer (104) are epitaxially grown, in this order, on a substrate (101). The substrate (101) is constituted, for example, by InP made to have high resistance by doping with Fe. The buffer layer (102) is constituted by a compound semiconductor lattice-matched to the InP. The etch-stop layer (103) is constituted by InxAl1-xP (0≤x≤0.75). The channel layer (104) is constituted by InyGa1-yAs(0(FR)
Dans la présente invention, une couche tampon (102), une couche d'arrêt de gravure (103) et une couche de canal (104) sont cultivées de manière épitaxiale, dans cet ordre, sur un substrat (101). Le substrat (101) est constitué, par exemple, de InP conçu pour avoir une résistance élevée par dopage avec Fe. La couche tampon (102) est constituée d'un réseau semi-conducteur composé apparié à l'InP. La couche d'arrêt de gravure (103) est constituée de InxAl1-xP (0 ≤ x ≤ 0,75). La couche de canal (104) est constituée de InyGa1-yAs (0 < y ≤ 1).
(JA)
基板(101)の上に、バッファ層(102)、エッチング停止層(103)、チャネル層(104)を、これらの順にエピタキシャル成長する。基板(101)は、例えば、Feをドープすることで高抵抗としたInPから構成する。バッファ層(102)は、InPに格子整合する化合物半導体から構成する。エッチング停止層(103)は、InxAl1-xP(0≦x≦0.75)から構成する。チャネル層(104)は、InyGa1-yAs(0<y≦1)から構成する。
他の公開
国際事務局に記録されている最新の書誌情報