処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020116107 - 表示装置および半導体装置

公開番号 WO/2020/116107
公開日 11.06.2020
国際出願番号 PCT/JP2019/044482
国際出願日 13.11.2019
IPC
H01L 21/28 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
28H01L21/20~H01L21/268に分類されない方法または装置を用いる半導体本体上への電極の製造
H01L 29/786 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
786薄膜トランジスタ
G02F 1/1368 2006.01
G物理学
02光学
F光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01強度,位相,偏光または色の制御のためのもの
13液晶に基づいたもの,例.単一の液晶表示セル
133構造配置;液晶セルの作動;回路配置
136半導体の層または基板と構造上組み合された液晶セル,例.集積回路の一部を構成するセル
1362アクティブマトリックスセル
1368スイッチング素子が三端子の素子であるもの
CPC
G02F 1/1368
GPHYSICS
02OPTICS
FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
1Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
01for the control of the intensity, phase, polarisation or colour 
13based on liquid crystals, e.g. single liquid crystal display cells
133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
1362Active matrix addressed cells
1368in which the switching element is a three-electrode device
H01L 21/28
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
H01L 29/786
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
78with field effect produced by an insulated gate
786Thin film transistors, ; i.e. transistors with a channel being at least partly a thin film
出願人
  • 株式会社ジャパンディスプレイ JAPAN DISPLAY INC. [JP]/[JP]
発明者
  • 花田 明紘 HANADA Akihiro
  • 神内 紀秀 JINNAI Toshihide
  • 渡壁 創 WATAKABE Hajime
  • 小野寺 涼 ONODERA Ryo
代理人
  • ポレール特許業務法人 POLAIRE I.P.C.
優先権情報
2018-22705004.12.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) DISPLAY DEVICE AND SEMICONDUCTOR DEVICE
(FR) DISPOSITIF D'AFFICHAGE ET DISPOSITIF À SEMI-CONDUCTEUR
(JA) 表示装置および半導体装置
要約
(EN)
The purpose of the present invention is to provide a technology which enables reduction of the film thickness of a conductive layer that is used for the purpose of protecting a source region and a drain region of an oxide semiconductor. A semiconductor device according to the present invention comprises: a substrate; a first semiconductor layer of a polycrystalline silicon, which is provided above the substrate; a second semiconductor layer of an oxide semiconductor, which is provided above the first semiconductor layer; a conductive layer which covers the top of the edge of the second semiconductor layer, while being connected to the second semiconductor layer; a first contact hole which is provided so as to expose a part of the upper surface of the first semiconductor layer; a second contact hole which is provided so as to expose a part of the upper surface of the conductive layer; and an electrode wiring line which is provided in the first contact hole and the second contact hole. The conductive layer comprises: a first conductive film which is connected to the second semiconductor layer; and a second conductive film which is provided on or above the first conductive film. The second conductive film has resistance to a cleaning liquid that is used for cleaning within the first contact hole and the second contact hole.
(FR)
Le but de la présente invention est de fournir une technologie qui permet de réduire l'épaisseur de film d'une couche conductrice qui est utilisée dans le but de protéger une région de source et une région de drain d'un semi-conducteur à oxyde. Un dispositif à semi-conducteur selon la présente invention comprend : un substrat ; une première couche semi-conductrice d'un silicium polycristallin, qui est disposée au-dessus du substrat ; une seconde couche semi-conductrice d'un oxyde semi-conducteur, qui est disposée au-dessus de la première couche semi-conductrice ; une couche conductrice qui recouvre la partie supérieure du bord de la seconde couche semi-conductrice, tout en étant connectée à la seconde couche semi-conductrice ; un premier trou de contact qui est disposé de façon à exposer une partie de la surface supérieure de la première couche semi-conductrice ; un second trou de contact qui est disposé de façon à exposer une partie de la surface supérieure de la couche conductrice ; et une ligne de câblage d'électrode qui est disposée dans le premier trou de contact et le second trou de contact. La couche conductrice comprend : un premier film conducteur qui est connecté à la seconde couche semi-conductrice ; et un second film conducteur qui est disposé sur ou au-dessus du premier film conducteur. Le second film conducteur a une résistance à un liquide de nettoyage qui est utilisé pour le nettoyage à l'intérieur du premier trou de contact et du second trou de contact.
(JA)
本発明の目的は、酸化物半導体のソース領域およびドレイン領域を保護するための導電層の膜厚を薄くすることが可能な技術を提供することにある。半導体装置は、基板と、前記基板の上方に設けられた多結晶シリコンの第1半導体層と、前記第1半導体層よりも上方に設けられた酸化物半導体の第2半導体層と、前記第2半導体層の端部の上を覆い、かつ、前記第2半導体層に接続された導電層と、前記第1半導体層の上面の一部が露出するように設けられた第1コンタクトホールと、前記導電層の上面の一部が露出するように設けられた第2コンタクトホールと、前記第1コンタクトホールおよび前記第2コンタクトホールに設けられた電極配線と、を含む。前記導電層は、前記第2半導体層に接続された第1導電膜と、前記第1導電膜の上、または、上方に設けられた第2導電膜と、を含む。前記第2導電膜は、前記第1コンタクトホールおよび前記第2コンタクトホール内の洗浄に利用される洗浄液に対して耐性を有する。
他の公開
国際事務局に記録されている最新の書誌情報