処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020115841 - シフトレジスタ、表示装置、および、シフトレジスタの制御方法

公開番号 WO/2020/115841
公開日 11.06.2020
国際出願番号 PCT/JP2018/044749
国際出願日 05.12.2018
IPC
H03K 3/356 2006.01
H電気
03基本電子回路
Kパルス技術
3電気的パルスの発生回路;単安定回路,双安定回路,多安定回路
02パルスの発生に用いられる回路形式または手段によって特徴づけられた発生器
353能動素子として内部または外部正帰還をもつ電界効果トランジスタを用いるもの
356双安定回路
G09G 3/20 2006.01
G物理学
09教育;暗号方法;表示;広告;シール
G静的手段を用いて可変情報を表示する表示装置の制御のための装置または回路
3陰極線管以外の可視的表示器にのみ関連した,制御装置または回路
20マトリックス状に配置された個々の要素の組み合わせによりその集合を構成することによって多数の文字の集合,例.1頁,を表示するためのもの
G09G 3/3233 2016.01
G物理学
09教育;暗号方法;表示;広告;シール
G静的手段を用いて可変情報を表示する表示装置の制御のための装置または回路
3陰極線管以外の可視的表示器にのみ関連した,制御装置または回路
20マトリックス状に配置された個々の要素の組み合わせによりその集合を構成することによって多数の文字の集合,例.1頁,を表示するためのもの
22制御された光源を用いるもの
30エレクトロルミネッセントパネルを用いるもの
32半導体,例.発光ダイオード[3,2016.01]
3208有機的なもの,例.有機発光ダイオード[2016.01]
3225アクティブマトリックスを用いるもの
3233発光素子を流れる電流を制御する画素回路を備えるもの
G11C 19/28 2006.01
G物理学
11情報記憶
C静的記憶
19情報がステップ形式で移動するデジタル記憶装置,例.シフトレジスタ
28半導体素子を用いるもの
出願人
  • シャープ株式会社 SHARP KABUSHIKI KAISHA [JP]/[JP]
発明者
  • 他谷 展之 TAYA, Nobuyuki
代理人
  • 島田 明宏 SHIMADA, Akihiro
  • 川原 健児 KAWAHARA, Kenji
  • 奥田 邦廣 OKUDA, Kunihiro
  • 河本 悟 KAWAMOTO, Satoru
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SHIFT REGISTER, DISPLAY DEVICE, AND METHOD FOR CONTROLLING SHIFT REGISTER
(FR) REGISTRE À DÉCALAGE, DISPOSITIF D'AFFICHAGE, ET PROCÉDÉ DE COMMANDE DU REGISTRE À DÉCALAGE
(JA) シフトレジスタ、表示装置、および、シフトレジスタの制御方法
要約
(EN)
The present invention uses a shift register having a structure in which a plurality of unit circuits are connected in cascade as a scanning line drive circuit of a display device. Each unit circuit includes: a plurality of control transistors; an internal node connected to a terminal of the control transistors; and a depletion mode initialization transistor including a first conduction terminal, a second conduction terminal, and a control terminal, the depletion mode initialization transistor being connected to the internal node directly or via a resistor. One of a power supply voltage and a ground voltage is applied to the second conduction terminal, and the other one of the voltages is applied to the control terminal. The initializing transistor is turned on in a power-off state.
(FR)
La présente invention utilise un registre à décalage ayant une structure dans laquelle une pluralité de circuits unitaires sont connectés en cascade en tant que circuit d'attaque de ligne de balayage d'un dispositif d'affichage. Chaque circuit unitaire comprend : une pluralité de transistors de commande; un nœud interne connecté à une borne des transistors de commande ; et un transistor d'initialisation de mode d'appauvrissement comprenant une première borne de conduction, une seconde borne de conduction, et une borne de commande, le transistor d'initialisation de mode d'appauvrissement étant connecté au nœud interne directement ou par l'intermédiaire d'une résistance. L'une parmi une tension d'alimentation électrique et une tension de masse est appliquée à la seconde borne de conduction, et l'autre des tensions est appliquée à la borne de commande. Le transistor d'initialisation est allumé dans un état de mise hors tension.
(JA)
表示装置の走査線駆動回路として、複数の単位回路を多段接続した構成を有するシフトレジスタを使用する。単位回路は、複数の制御トランジスタと、制御トランジスタの端子に接続された内部ノードと、内部ノードに直接または抵抗を介して接続された第1導通端子、第2導通端子、および、制御端子を有するデプレッション型の初期化トランジスタとを含む。第2導通端子に電源電圧およびグランド電圧の一方を印加し、制御端子に他方の電圧を印加する。初期化トランジスタは、電源オフ状態ではオンする。
国際事務局に記録されている最新の書誌情報