処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020115604 - 半導体装置、および半導体装置の作製方法

Document

明 細 書

発明の名称

技術分野

0001   0002   0003  

背景技術

0004   0005   0006   0007   0008  

先行技術文献

特許文献

0009  

発明の概要

発明が解決しようとする課題

0010   0011   0012  

課題を解決するための手段

0013   0014   0015   0016   0017   0018  

発明の効果

0019   0020   0021  

図面の簡単な説明

0022  

発明を実施するための形態

0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151   0152   0153   0154   0155   0156   0157   0158   0159   0160   0161   0162   0163   0164   0165   0166   0167   0168   0169   0170   0171   0172   0173   0174   0175   0176   0177   0178   0179   0180   0181   0182   0183   0184   0185   0186   0187   0188   0189   0190   0191   0192   0193   0194   0195   0196   0197   0198   0199   0200   0201   0202   0203   0204   0205   0206   0207   0208   0209   0210   0211   0212   0213   0214   0215   0216   0217   0218   0219   0220   0221   0222   0223   0224   0225   0226   0227   0228   0229   0230   0231   0232   0233   0234   0235   0236   0237   0238   0239   0240   0241   0242   0243   0244   0245   0246   0247   0248   0249   0250   0251   0252   0253   0254   0255   0256   0257   0258   0259   0260   0261   0262   0263   0264   0265   0266   0267   0268   0269   0270   0271   0272   0273   0274   0275   0276   0277   0278   0279   0280   0281   0282   0283   0284   0285   0286   0287   0288   0289   0290   0291   0292   0293   0294   0295   0296   0297   0298   0299   0300   0301   0302   0303   0304   0305   0306   0307   0308   0309   0310   0311   0312   0313   0314   0315   0316   0317   0318   0319   0320   0321   0322   0323   0324   0325   0326   0327   0328   0329   0330   0331   0332   0333   0334   0335   0336   0337   0338   0339   0340   0341   0342   0343   0344   0345   0346   0347   0348   0349   0350   0351   0352   0353   0354   0355   0356   0357   0358   0359   0360   0361   0362   0363   0364   0365   0366   0367   0368   0369   0370   0371   0372   0373   0374   0375   0376   0377   0378   0379   0380   0381   0382   0383   0384   0385   0386   0387   0388   0389   0390   0391   0392   0393   0394   0395   0396   0397  

実施例

0398   0399   0400   0401   0402   0403   0404   0405   0406   0407   0408   0409  

符号の説明

0410  

請求の範囲

1   2   3   4   5   6  

図面

1A   1B   1C   1D   2   3A   3B   3C   3D   4A   4B   4C   4D   5A   5B   5C   5D   6A   6B   6C   6D   7A   7B   7C   7D   8A   8B   8C   8D   9A   9B   9C   9D   10A   10B   10C   10D   11A   11B   11C   11D   12A   12B   12C   12D   13A   13B   13C   13D   14A   14B   14C   14D   15A   15B   15C   15D   16A   16B   16C   16D   17A   17B   17C   17D   18A   18B   18C   18D   19A   19B   19C   19D   20A   20B   21   22   23A   23B   24A   24B   24C   24D   24E   24F   24G   24H   25A   25B   26A   26B   26C   26D   26E   27A   27B   27C   27D   27E1   27E2   27F   28A   28B   29A   29B   30A   30B   31A   31B  

明 細 書

発明の名称 : 半導体装置、および半導体装置の作製方法

技術分野

[0001]
 本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュール、および電子機器に関する。
[0002]
 なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置(液晶表示装置、発光表示装置など)、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。
[0003]
 なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。

背景技術

[0004]
 近年、半導体装置の開発が進められ、LSIやCPUやメモリが主に用いられている。CPUは、半導体ウエハから切り離された半導体集積回路(少なくともトランジスタ及びメモリ)を有し、接続端子である電極が形成された半導体素子の集合体である。
[0005]
 LSIやCPUやメモリなどの半導体回路(ICチップ)は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
[0006]
 また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(単に表示装置とも表記する)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
[0007]
 また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のCPUなどが開示されている(特許文献1参照。)。また、例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用して、長期にわたり記憶内容を保持することができる記憶装置などが、開示されている(特許文献2参照。)。
[0008]
 また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。

先行技術文献

特許文献

[0009]
特許文献1 : 特開2012−257187号公報
特許文献2 : 特開2011−151383号公報

発明の概要

発明が解決しようとする課題

[0010]
 本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、ノーマリーオフの電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。または、本発明の一態様は、高い周波数特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
[0011]
 本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
[0012]
 なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

課題を解決するための手段

[0013]
 本発明の一態様は、第1の酸化物と、第1の酸化物上の第1の導電体および第2の導電体と、第1の導電体上の第1の絶縁体と、第2の導電体上の第2の絶縁体と、第1の絶縁体および第2の絶縁体上の第3の絶縁体と、少なくとも第1の酸化物の側面、および第1の導電体の側面と接する第4の絶縁体と、少なくとも第1の酸化物の側面、および第2の導電体の側面と接する第5の絶縁体と、第1の酸化物上で、第1の導電体と第2の導電体の間に配置される第2の酸化物と、第2の酸化物上の第6の絶縁体と、第6の絶縁体上の第3の導電体と、第3の絶縁体の上面、第2の酸化物の上面、第6の絶縁体の上面、および第3の導電体の上面にそれぞれ接する、第7の絶縁体と、を有し、第1の酸化物の第4の絶縁体と接する領域のキャリア濃度は、第1の酸化物の第2の酸化物と接する領域のキャリア濃度よりも高く、第1の酸化物の第5の絶縁体と接する領域のキャリア濃度は、第1の酸化物の第2の酸化物と接する領域のキャリア濃度よりも高い半導体装置である。
[0014]
 また、上記において、第4の絶縁体は、第3の絶縁体よりも酸素を透過し難く、第4の絶縁体は、第1の絶縁体よりも酸素を透過し易く、第5の絶縁体は、第3の絶縁体よりも酸素を透過し難く、第5の絶縁体は、第2の絶縁体よりも酸素を透過し易いことが好ましい。
[0015]
 また、第4の絶縁体の膜密度は、第1の絶縁体の膜密度より低く、第5の絶縁体の膜密度は、第2の絶縁体の膜密度より低いことが好ましい。
[0016]
 また、第4の絶縁体、および第5の絶縁体は、アルミニウム、マグネシウム、タンタルのいずれか一を含むことが好ましい。
[0017]
 また、第1の絶縁体、第2の絶縁体、第4の絶縁体、および第5の絶縁体は、酸化アルミニウムであることが好ましい。
[0018]
 また、本発明の他の一態様は、基板上に、第1の酸化膜、第1の導電膜、第1の絶縁膜、および第2の導電膜を順に成膜し、第1の酸化膜、第1の導電膜、第1の絶縁膜、および第2の導電膜を加工して、第1の酸化物、第1の導電体層、第1の絶縁体層、および第2の導電体層を形成し、第1の酸化物、第1の導電体層、第1の絶縁体層、および第2の導電体層を覆って、第2の絶縁膜を成膜し、第2の絶縁膜を異方性エッチングすることで、少なくとも第1の酸化物の側面、および第1の導電体層の側面に接する第1の絶縁体を形成し、第2の導電体層を除去し、第1の酸化物、第1の導電体層、および第1の絶縁体層を覆って、第3の絶縁膜を成膜し、第1の導電体層、第1の絶縁体層、第1の絶縁体および第3の絶縁膜に第1の酸化物が露出する開口を形成することで、第1の導電体、第2の導電体、第2の絶縁体、第3の絶縁体、第4の絶縁体、第5の絶縁体および第6の絶縁体を形成し、第2の酸化膜、第4の絶縁膜および第3の導電膜を順に成膜し、平坦化処理を行うことによって、第2の酸化膜、第4の絶縁膜および第3の導電膜を第6の絶縁体の一部が露出するまで除去し、第2の酸化物、第7の絶縁体および第3の導電体を形成し、第6の絶縁体、第2の酸化物、第7の絶縁体、および第3の導電体上に第5の絶縁膜を成膜する、半導体装置の作製方法である。

発明の効果

[0019]
 本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、ノーマリーオフの電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
[0020]
 または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
[0021]
 なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

図面の簡単な説明

[0022]
図1Aは、本発明の一態様に係る半導体装置の上面図である。図1B乃至図1Dは、本発明の一態様に係る半導体装置の断面図である。
図2は本発明の一態様に係る半導体装置の断面図である。
図3Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図3B乃至図3Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図4Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図4B乃至図4Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図5Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図5B乃至図5Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図6Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図6B乃至図6Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図7Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図7B乃至図7Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図8Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図8B乃至図8Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図9Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図9B乃至図9Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図10Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図10B乃至図10Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図11Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図11B乃至図11Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図12Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図12B乃至図12Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図13Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図13B乃至図13Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図14Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図14B乃至図14Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図15Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図15B乃至図15Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図16Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図16B乃至図16Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図17Aは、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図17B乃至図17Dは、本発明の一態様に係る半導体装置の作製方法を示す断面図である。
図18Aは、本発明の一態様に係る半導体装置の上面図である。図18B乃至図18Dは、本発明の一態様に係る半導体装置の断面図である。
図19Aは、本発明の一態様に係る半導体装置の上面図である。図19B乃至図19Dは、本発明の一態様に係る半導体装置の断面図である。
図20Aおよび図20Bは、本発明の一態様に係る半導体装置の断面図である。
図21は、本発明の一態様に係る記憶装置の構成を示す断面図である。
図22は、本発明の一態様に係る記憶装置の構成を示す断面図である。
図23Aは、本発明の一態様に係る記憶装置の構成例を示すブロック図である。図23Bは、本発明の一態様に係る記憶装置の構成を示す図である。
図24A乃至図24Hは、本発明の一態様に係る記憶装置の構成例を示す回路図である。
図25Aは、本発明の一態様に係る半導体装置のブロック図である。図25Bは、本発明の一態様に係る半導体装置の模式図である。
図26A乃至図26Eは、本発明の一態様に係る記憶装置の模式図である。
図27A乃至図27Fは、本発明の一態様に係る電子機器を示す図である。
図28Aは、本発明の実施例に係る試料のSTEM像である。図28Bは、本発明の実施例に係る試料のEDX分析結果を示す図である。
図29Aは、本発明の実施例に係る試料のSTEM像である。図29Bは、本発明の実施例に係る試料のEDX分析結果を示す図である。
図30Aは、本発明の実施例に係る試料のSTEM像である。図30Bは、本発明の実施例に係る試料のEDX分析結果を示す図である。
図31Aは、本発明の実施例に係る試料のSTEM像である。図31Bは、本発明の実施例に係る試料のEDX分析結果を示す図である。

発明を実施するための形態

[0023]
 以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
[0024]
 また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
[0025]
 また、特に上面図(「平面図」ともいう)や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
[0026]
 また、本明細書等において、第1、第2等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
[0027]
 また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
[0028]
 例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。
[0029]
 ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
[0030]
 また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
[0031]
 なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域(チャネル形成領域)におけるチャネル幅(以下、「実効的なチャネル幅」ともいう)と、トランジスタの上面図において示されるチャネル幅(以下、「見かけ上のチャネル幅」ともいう)と、が異なる場合がある。例えば、ゲートが半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲートが半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
[0032]
 このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
[0033]
 本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面TEM像などを解析することなどによって、値を決定することができる。
[0034]
 なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のDOS(Density of States)が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。
[0035]
 なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
[0036]
 また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
[0037]
 また、本明細書等において、「平行」とは、二つの直線が−10度以上10度以下の角度で配置されている状態をいう。したがって、−5度以上5度以下の場合も含まれる。また、「略平行」とは、二つの直線が−30度以上30度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80度以上100度以下の角度で配置されている状態をいう。したがって、85度以上95度以下の場合も含まれる。また、「略垂直」とは、二つの直線が60度以上120度以下の角度で配置されている状態をいう。
[0038]
 なお、本明細書において、バリア膜とは、水、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
[0039]
 本明細書等において、金属酸化物(metal oxide)とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう)などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OS FETあるいはOSトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
[0040]
 また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅1μmあたりの電流が、室温において1×10 −20A以下、85℃において1×10 −18A以下、または125℃において1×10 −16A以下であることをいう。
[0041]
(実施の形態1)
 以下では、本発明の一態様に係るトランジスタ200を有する半導体装置の一例、およびその作製方法について説明する。
[0042]
<半導体装置の構成例>
 図1A、図1B、図1C、および図1Dは、本発明の一態様に係るトランジスタ200、およびトランジスタ200周辺の上面図および断面図である。
[0043]
 図1Aは、トランジスタ200を有する半導体装置の上面図である。また、図1B、および図1Cは、当該半導体装置の断面図である。ここで、図1Bは、図1AにA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、図1Cは、図1AにA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。また、図1Dは、図1AにA5−A6の一点鎖線で示す部位の断面図である。なお、図1Aの上面図では、図の明瞭化のために一部の要素を省いている。
[0044]
 本発明の一態様の半導体装置は、基板(図示せず)上の絶縁体212と、絶縁体212上の絶縁体214と、絶縁体214上のトランジスタ200と、トランジスタ200上の絶縁体280と、絶縁体280上の絶縁体282と、絶縁体282上の絶縁体283と、絶縁体283上の絶縁体274と、を有する。絶縁体212、絶縁体214、絶縁体280、絶縁体282、絶縁体283、および絶縁体274は層間膜として機能する。また、トランジスタ200と電気的に接続し、プラグとして機能する導電体240(導電体240a、および導電体240b)とを有する。なお、プラグとして機能する導電体240の側面に接して絶縁体241(絶縁体241a、および絶縁体241b)が設けられる。また、絶縁体274上、および導電体240上には、導電体240と電気的に接続し、配線として機能する導電体246(導電体246a、および導電体246b)が設けられる。
[0045]
 また、絶縁体272、絶縁体280、絶縁体282、絶縁体283、および絶縁体274の開口の内壁に接して絶縁体241aが設けられ、その側面に接して導電体240aの第1の導電体が設けられ、さらに内側に導電体240aの第2の導電体が設けられている。また、絶縁体272、絶縁体280、絶縁体282、絶縁体283、および絶縁体274の開口の内壁に接して絶縁体241bが設けられ、その側面に接して導電体240bの第1の導電体が設けられ、さらに内側に導電体240bの第2の導電体が設けられている。ここで、導電体240の上面の高さと、絶縁体274の上面の高さは同程度にできる。なお、トランジスタ200では、導電体240の第1の導電体および導電体240の第2の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体240を単層、または3層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
[0046]
 また、図1に示すように、本実施の形態に示すトランジスタ200は、絶縁体212上に形成され、上面と側面が絶縁体283に覆われていることが好ましい。さらに、上面視において、絶縁体283と絶縁体212は、トランジスタ200の外側で接している構造とし、絶縁体283と絶縁体212でトランジスタ200が封止されていることが好ましい。
[0047]
[トランジスタ20]
 図1に示すように、トランジスタ200は、絶縁体214上の絶縁体216と、絶縁体216に埋め込まれるように配置された導電体205(導電体205a、および導電体205b)と、絶縁体216上、および導電体205上の絶縁体222と、絶縁体222上の絶縁体224と、絶縁体224上の酸化物230aと、酸化物230a上の酸化物230bと、酸化物230b上の酸化物243aおよび酸化物243bと、酸化物243a上の導電体242aと、酸化物243b上の導電体242bと、導電体242a上の絶縁体272aと、導電体242b上の絶縁体272bと、絶縁体224上に位置し、少なくとも酸化物230aの側面、酸化物230bの側面、酸化物243aの側面、および導電体242aの側面にそれぞれ接する絶縁体273aと、絶縁体224上に位置し、少なくとも酸化物230aの側面、酸化物230bの側面、酸化物243bの側面、および導電体242bの側面にそれぞれ接する絶縁体273bと、酸化物230b上の酸化物230cと、酸化物230c上の絶縁体250と、絶縁体250上に位置し、酸化物230cと重なる導電体260(導電体260a、および導電体260b)と、を有する。また、酸化物230cは、酸化物243aの側面、酸化物243bの側面、導電体242aの側面および導電体242bの側面とそれぞれ接する。導電体260は、導電体260aおよび導電体260bを有し、導電体260bの底面および側面を包むように導電体260aが配置される。ここで、図1Bに示すように、導電体260の上面は、絶縁体250の上面および酸化物230cの上面と略一致して配置される。また、絶縁体282は、導電体260、絶縁体250、酸化物230c、および絶縁体280のそれぞれの上面と接する。
[0048]
 なお、以下において、酸化物243aと酸化物243bをまとめて酸化物243と呼ぶ場合がある。また、導電体242aと導電体242bをまとめて導電体242と呼ぶ場合がある。また、導電体242aと導電体242bをまとめて導電体242と呼ぶ場合がある。また、絶縁体272aと絶縁体272bをまとめて絶縁体272と呼ぶ場合がある。また、絶縁体273aと絶縁体273bをまとめて絶縁体273と呼ぶ場合がある。
[0049]
 トランジスタ200において、導電体260は、トランジスタのゲートとして機能し、導電体242aおよび導電体242bは、それぞれソース電極またはドレイン電極として機能する。トランジスタ200は、ゲートとして機能する導電体260が、絶縁体280などによって形成される開口を埋めるように自己整合的に形成される。導電体260をこのように形成することにより、導電体242aと導電体242bの間の領域に、導電体260を位置合わせすることなく確実に配置することができる。
[0050]
 また、絶縁体212、絶縁体214、絶縁体222、絶縁体272、絶縁体282、および絶縁体283の少なくとも一は、水素(例えば、水素原子、水素分子などの少なくとも一)または水分子の拡散を抑制する機能を有することが好ましい。特に、絶縁体212および絶縁体283は、水素(例えば、水素原子、水素分子などの少なくとも一)または水分子の拡散を抑制する機能が高いことが好ましい。また、絶縁体212、絶縁体214、絶縁体222、絶縁体272、絶縁体282、および絶縁体283の少なくとも一は、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有することが好ましい。例えば、絶縁体212、絶縁体214、絶縁体222、絶縁体272、絶縁体282、および絶縁体283の少なくとも一は、絶縁体224よりも酸素および水素の一方または双方の透過性が低いことが好ましい。絶縁体212、絶縁体214、絶縁体222、絶縁体272、絶縁体282、および絶縁体283の少なくとも一は、絶縁体250よりも酸素および水素の一方または双方の透過性が低いことが好ましい。絶縁体212、絶縁体214、絶縁体222、絶縁体272、絶縁体282、および絶縁体283の少なくとも一は、絶縁体280よりも酸素および水素の一方または双方の透過性が低いことが好ましい。
[0051]
 絶縁体212、絶縁体214、絶縁体222、絶縁体272、絶縁体282、および絶縁体283としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。特に、絶縁体212および絶縁体283としては、より水素バリア性が高い、窒化シリコンまたは窒化酸化シリコンを用いることが好ましい。
[0052]
 また、図1に示すように、本実施の形態に示す半導体装置の一態様では、絶縁体214、絶縁体216、絶縁体222、絶縁体224、絶縁体280、および絶縁体282がパターニングされており、絶縁体283がこれらを覆う構造になっている。つまり、絶縁体283は、絶縁体282の上面、絶縁体282の側面、絶縁体280の側面、絶縁体224の側面、絶縁体222の側面、絶縁体216の側面、絶縁体214の側面、および絶縁体212の上面にそれぞれ接する。これにより、酸化物230などを含む、絶縁体214、絶縁体216、絶縁体222、絶縁体224、絶縁体280、および絶縁体282は、絶縁体283と絶縁体212によって、外部から隔離される。
[0053]
 また、酸化物230は、絶縁体224上の酸化物230aと、酸化物230a上の酸化物230bと、酸化物230b上に配置され、少なくとも一部が酸化物230bの上面に接する酸化物230cと、を有することが好ましい。ここで、酸化物230cの側面は、酸化物243a、酸化物243b、導電体242a、導電体242b、絶縁体272a、絶縁体272b、および絶縁体280に接して設けられていることが好ましい。
[0054]
 なお、トランジスタ200では、チャネル形成領域と、その近傍において、酸化物230a、酸化物230b、および酸化物230cの3層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物230bの単層、酸化物230bと酸化物230aの2層構造、酸化物230bと酸化物230cの2層構造、または4層以上の積層構造を設ける構成にしてもよい。例えば、酸化物230cを2層構造にして、4層の積層構造を設ける構成にしてもよい。
[0055]
 トランジスタ200は、チャネル形成領域を含む酸化物230(酸化物230a、酸化物230b、および酸化物230c)に、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう)を用いることが好ましい。例えば、酸化物半導体として機能する金属酸化物は、エネルギーギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、エネルギーギャップの大きい金属酸化物を用いることで、トランジスタ200の非導通状態におけるリーク電流(オフ電流)を極めて小さくすることができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
[0056]
 例えば、酸化物230として、In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)等の金属酸化物を用いるとよい。特に、元素Mは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物230として、In−M酸化物、In−Zn酸化物、またはM−Zn酸化物を用いてもよい。
[0057]
 酸化物230は、酸化物230aと、酸化物230a上の酸化物230bと、酸化物230b上の酸化物230cと、を有する。酸化物230b下に酸化物230aを有することで、酸化物230aよりも下方に形成された構造物から、酸化物230bへの不純物の拡散を抑制することができる。また、酸化物230b上に酸化物230cを有することで、酸化物230cよりも上方に形成された構造物から、酸化物230bへの不純物の拡散を抑制することができる。
[0058]
 なお、酸化物230は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物230aに用いる金属酸化物において、構成元素中の元素Mの原子数比が、酸化物230bに用いる金属酸化物における、構成元素中の元素Mの原子数比より、大きいことが好ましい。また、酸化物230aに用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物230bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物230bに用いる金属酸化物において、元素Mに対するInの原子数比が、酸化物230aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。また、酸化物230cは、酸化物230aまたは酸化物230bに用いることができる金属酸化物を、用いることができる。
[0059]
 具体的には、酸化物230aとして、In:Ga:Zn=1:3:4[原子数比]、または1:1:0.5[原子数比]の金属酸化物を用いればよい。また、酸化物230bとして、In:Ga:Zn=4:2:3[原子数比]、または1:1:1[原子数比]の金属酸化物を用いればよい。また、酸化物230cとして、In:Ga:Zn=1:3:4[原子数比]、Ga:Zn=2:1[原子数比]、またはGa:Zn=2:5[原子数比]の金属酸化物を用いればよい。また、酸化物230cを積層構造とする場合の具体例としては、In:Ga:Zn=4:2:3[原子数比]と、In:Ga:Zn=1:3:4[原子数比]との積層構造、Ga:Zn=2:1[原子数比]と、In:Ga:Zn=4:2:3[原子数比]との積層構造、Ga:Zn=2:5[原子数比]と、In:Ga:Zn=4:2:3[原子数比]との積層構造、酸化ガリウムと、In:Ga:Zn=4:2:3[原子数比]との積層構造などが挙げられる。
[0060]
 また、酸化物230bは、結晶性を有することが好ましい。例えば、後述するCAAC−OS(c−axis aligned crystalline oxide semiconductor)を用いることが好ましい。CAAC−OSなどの結晶性を有する酸化物は、不純物や欠陥(酸素欠損など)が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物230bからの酸素の引き抜きを抑制することができる。これにより、加熱処理を行っても、酸化物230bから酸素が引き抜かれることを低減できるので、トランジスタ200は、製造工程における高い温度(所謂サーマルバジェット)に対して安定である。
[0061]
 また、酸化物230aおよび酸化物230cの伝導帯下端のエネルギーが、酸化物230bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物230aおよび酸化物230cの電子親和力が、酸化物230bの電子親和力より小さいことが好ましい。
[0062]
 ここで、電子親和力または伝導帯下端のエネルギー準位Ecは、真空準位と価電子帯上端のエネルギーEvとの差であるイオン化ポテンシャルIpと、エネルギーギャップEgから求めることができる。イオン化ポテンシャルIpは、例えば、紫外線光電子分光分析(UPS:Ultraviolet Photoelectron Spectroscopy)装置を用いて測定することができる。エネルギーギャップEgは、例えば、分光エリプソメータを用いて測定することができる。
[0063]
 また、酸化物230a、酸化物230b、および酸化物230cの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物230a、酸化物230b、および酸化物230cの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物230aと酸化物230bとの界面、および酸化物230bと酸化物230cとの界面において形成される混合層の欠陥準位密度を低くするとよい。
[0064]
 また、キャリアの主たる経路は酸化物230bとなる。酸化物230a、酸化物230cを上述の構成とすることで、酸化物230aと酸化物230bとの界面、および酸化物230bと酸化物230cとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ200は高いオン電流、および高い周波数特性を得ることができる。
[0065]
 酸化物230(例えば、酸化物230b)には、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体のキャリア濃度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、酸化物半導体中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
[0066]
 特に、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損(V :oxygen vacancyともいう)を形成する場合がある。さらに、酸素欠損に水素が入った欠陥(以下、V Hと呼ぶ場合がある。)はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。
[0067]
 V Hは、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
[0068]
 以上より、酸化物半導体を酸化物230に用いる場合、酸化物230中のV Hをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、V Hが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること(脱水、脱水素化処理と記載する場合がある。)と、酸化物半導体に酸素を供給して酸素欠損を補填すること(加酸素化処理と記載する場合がある。)が重要である。V Hなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
[0069]
 また、酸化物230に酸化物半導体を用いる場合、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度は、1×10 18cm −3以下であることが好ましく、1×10 17cm −3未満であることがより好ましく、1×10 16cm −3未満であることがさらに好ましく、1×10 13cm −3未満であることがさらに好ましく、1×10 12cm −3未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度の下限値については、特に限定は無いが、例えば、1×10 −9cm −3とすることができる。
[0070]
 また、水素原子を含まない、または水素原子の含有量が少ない、原料ガスを用いて、層間絶縁膜(絶縁体216、絶縁体274、絶縁体280など)、およびゲート絶縁膜(絶縁体224、絶縁体250など)を成膜することで、これらの絶縁膜に含まれる水素濃度を低減し、酸化物半導体のチャネル形成領域に混入する水素の低減を図ってもよい。
[0071]
 上記絶縁膜の成膜では、成膜ガスとして、シリコン原子を含む分子を有するガスが主に用いられる。上記絶縁膜に含まれる水素を低減するには、当該シリコン原子を含む分子に含まれる水素原子が少ないことが好ましく、当該シリコン原子を含む分子が水素原子を含まないことがより好ましい。もちろん、シリコン原子を含む分子を有するガス以外の成膜ガスも、含有される水素原子が少ないことが好ましく、水素原子を含まないことがより好ましい。
[0072]
 上記のようなシリコン原子を含む分子をSi −R で表すと、例えば、官能基Rとして、イソシアネート基(−N=C=O)、シアネート基(−O−C≡N)、シアノ基(−C≡N)、ジアゾ基(=N )、アジド基(−N )、ニトロソ基(−NO)、およびニトロ基(−NO )の少なくとも一つを用いることができる。例えば、1≦x≦3、1≦y≦8、とすればよい。このようなシリコン原子を含む分子としては、例えば、テトライソシアネートシラン、テトラシアネートシラン、テトラシアノシラン、ヘキサイソシアネートシラン、オクタイソシアネートシラン等を用いることができる。ここでは、シリコン原子に同じ種類の官能基が結合する分子を例示したが、本実施の形態はこれに限られるものではない。シリコン原子に異なる種類の官能基が結合する構成にしてもよい。
[0073]
 また、例えば、官能基Rとしてハロゲン(Cl、Br、I、またはF)を用いる構成にしてもよい。例えば、1≦x≦2、1≦y≦6、とすればよい。このようなシリコン原子を含む分子としては、例えば、テトラクロロシラン(SiCl )、ヘキサクロロジシラン(Si Cl )等を用いることができる。塩素を官能基とする例を示したが、塩素以外の、臭素、ヨウ素、フッ素等のハロゲンを官能基として用いてもよい。また、シリコン原子に異なる種類のハロゲンが結合する構成にしてもよい。
[0074]
 絶縁体216、絶縁体274、絶縁体280、絶縁体224、および絶縁体250の成膜は、上記のようなシリコン原子を含む分子を有するガスを用いた、化学気相成長(CVD:Chemical Vapor Deposition)法によって行えばよい。CVD法は、成膜速度が比較的早いので、膜厚が厚い絶縁体280、絶縁体274、および絶縁体216の成膜を行うにあたって好適である。
[0075]
 CVD法として、プラズマを利用するプラズマCVD(PECVD:Plasma Enhanced CVD)法、または熱を利用する熱CVD(TCVD:Thermal CVD)法、を用いることが好ましい。熱CVD法を用いる場合、大気圧下で成膜を行なう常圧CVD(APCVD:Atmospheric Pressure CVD)法を用いてもよいし、大気圧より低い減圧状態で成膜を行う減圧CVD(LPCVD:Low Pressure CVD)法を用いてもよい。
[0076]
 CVD法を用いて絶縁体216、絶縁体274、絶縁体280、絶縁体224、および絶縁体250を成膜する場合、酸化剤を用いることが好ましい。酸化剤としては、O 、O 、NO、NO 、N O、N 、N 、N 、CO、CO 、などの水素原子を含まないガスを用いることが好ましい。
[0077]
 また、絶縁体216、絶縁体274、絶縁体280、絶縁体224、および絶縁体250の成膜は、ALD(Atomic Layer Deposition)法によって行ってもよい。ALD法では、反応のための第1の原料ガス(以下、プリカーサと呼ぶ。前駆体、金属プリカーサとも呼ぶことができる。)と第2の原料ガス(以下、リアクタントと呼ぶ。反応剤、非金属プリカーサとも呼ぶことができる。)を交互にチャンバーに導入し、これらの原料ガスの導入を繰り返すことで成膜を行う。
[0078]
 ALD法は、原料ガスを切り替えながら成膜することで、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができる。よって、ALD法は、極薄膜厚の成膜、アスペクト比の高い構造への成膜、ピンホールなどの欠陥の少ない成膜、および被覆性に優れた成膜などを行うことができる。このため、ALD法は、絶縁体250、および絶縁体224の成膜を行うにあたって好適である。
[0079]
 ALD法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ALD(Thermal ALD)法をもちいてもよいし、プラズマ励起されたリアクタントを用いるPEALD(Plasma Enhanced ALD)法を用いてもよい。
[0080]
 ALD法を用いる場合、プリカーサとして、上記シリコン原子を含む分子を有するガスを、リアクタントとして、上記酸化剤を用いればよい。これにより、絶縁体216、絶縁体274、絶縁体280、絶縁体224、および絶縁体250中に取り込まれる水素の量を大きく低減することができる。
[0081]
 なお、上記では、シリコン原子を含む分子が水素原子を含まない例について示したが、本実施の形態はこれに限られるものではない。上記のシリコン原子を含む分子において、シリコン原子に結合する官能基の一部が水素原子に置換される構成にしてもよい。ただし、上記のシリコン原子を含む分子に含まれる水素原子は、シラン(SiH )より少ないことが好ましい。つまり、上記のシリコン原子を含む分子は、シリコン1原子あたり3原子以下の水素原子を有することが好ましい。また、上記のシリコン原子を含む分子を有するガスが、シリコン1原子あたり3原子以下の水素原子を有すると、より好ましい。
[0082]
 以上のように、水素原子が低減または除去されたガスを用いた成膜方法で、絶縁体216、絶縁体274、絶縁体280、絶縁体224、および絶縁体250の少なくとも一つを成膜することで、これらの絶縁膜に含まれる水素の量を低減することができる。特に、酸化物230とともに、絶縁体283と絶縁体212に封止された領域に形成される、絶縁体216、絶縁体224、絶縁体280、および絶縁体250を上記の成膜方法で成膜することで、当該封止された領域内の水素濃度を低減し、さらに外部から混入する水素を、絶縁体283および絶縁体212によって低減できるのでより好ましい。
[0083]
 また、トランジスタ200は、図1B、図1C図1Dに示すように、絶縁体282と、絶縁体250とが、直接接する構造となっている。このような構造とすることで、絶縁体280に含まれる酸素が、導電体260に吸収され難くなる。従って、絶縁体280に含まれる酸素は、酸化物230cを介して、酸化物230aおよび酸化物230bへ効率よく供給することができるので、酸化物230a中および酸化物230b中の酸素欠損を低減し、トランジスタ200の電気特性および信頼性を向上させることができる。また、絶縁体280に含まれる水素などの不純物が絶縁体250へ混入することを抑えることができるので、さらに、絶縁体250および酸化物230の水素濃度を低減することができる。よって、トランジスタ200の電気特性および信頼性への悪影響を抑制することができる。絶縁体282としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、または酸化ハフニウムを用いることができる。
[0084]
 以上より、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させた半導体装置を提供することができる。または、ノーマリーオフの電気特性を有する半導体装置を提供することができる。または、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、高い周波数特性を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。
[0085]
 以下では、本発明の一態様に係るトランジスタ200を有する半導体装置の詳細な構成について説明する。
[0086]
 導電体205は、酸化物230、および導電体260と、重なるように配置する。また、導電体205は、絶縁体214および絶縁体216に埋め込まれて設けることが好ましい。
[0087]
 ここで、導電体260は、第1のゲート(トップゲートともいう)電極として機能する場合がある。また、導電体205は、第2のゲート(ボトムゲートともいう)電極として機能する場合がある。その場合、導電体205に印加する電位を、導電体260に印加する電位と、連動させず、独立して変化させることで、トランジスタ200のVthを制御することができる。特に、導電体205に負の電位を印加することにより、トランジスタ200のVthを0Vより大きくし、オフ電流を低減することが可能となる。したがって、導電体205に負の電位を印加したほうが、印加しない場合よりも、導電体260に印加する電位が0Vのときのドレイン電流を小さくすることができる。
[0088]
 なお、導電体205は、図1Aに示すように、酸化物230の導電体242aおよび導電体242bと重ならない領域の大きさよりも、大きく設けるとよい。特に、図1Cに示すように、導電体205は、酸化物230のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物230のチャネル幅方向における側面の外側において、導電体205と、導電体260とは、絶縁体を介して重畳していることが好ましい。または、導電体205を大きく設けることによって、導電体205形成以降の作製工程のプラズマを用いた処理において、局所的なチャージング(チャージアップと言う)の緩和ができる場合がある。ただし、本発明の一態様はこれに限定されない。導電体205は、少なくとも導電体242aと、導電体242bとの間に位置する酸化物230と重畳すればよい。
[0089]
 また、絶縁体224の底面を基準として、酸化物230aおよび酸化物230bと、導電体260とが、重ならない領域における導電体260の底面の高さは、酸化物230bの底面の高さより低い位置に配置されていることが好ましい。また、酸化物230bと、導電体260とが、重ならない領域における導電体260の底面の高さと、酸化物230bの底面の高さと、の差は、0nm以上100nm以下、好ましくは、3nm以上50nm以下、より好ましくは、5nm以上20nm以下とする。
[0090]
 このように、ゲートとして機能する導電体260が、チャネル形成領域の酸化物230bの側面および上面を酸化物230cおよび絶縁体250を介して覆う構成となっており、導電体260の電界をチャネル形成領域の酸化物230b全体に作用させやすくなる。よって、トランジスタ200のオン電流を増大させ、周波数特性を向上させることができる。本明細書において、第1のゲート、および第2のゲートの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(S−channel)構造とよぶ。
[0091]
 また、導電体205aは、水または水素などの不純物および酸素の透過を抑制する導電体が好ましい。例えば、チタン、窒化チタン、タンタル、または窒化タンタルを用いることができる。また、導電体205bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体205を2層で図示したが、3層以上の多層構造としてもよい。
[0092]
 ここで、酸化物半導体と、酸化物半導体の下層に位置する絶縁体、または導電体と、酸化物半導体の上層に位置する絶縁体、または導電体とを、大気開放を行わずに、異なる膜種を連続成膜することで、不純物(特に、水素、水)の濃度が低減された、実質的に高純度真性である酸化物半導体膜を成膜することができるので好ましい。
[0093]
 絶縁体212、絶縁体214、絶縁体222、絶縁体272、絶縁体282、および絶縁体283の少なくとも一つは、水または水素などの不純物が、基板側から、または、上方からトランジスタ200に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体212、絶縁体214、絶縁体222、絶縁体272、絶縁体282、および絶縁体283の少なくとも一つは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N O、NO、NO など)、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい)絶縁性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい)絶縁性材料を用いることが好ましい。
[0094]
 例えば、絶縁体212、および絶縁体283として、窒化シリコンまたは窒化酸化シリコンなどを用い、絶縁体214、絶縁体222、絶縁体272、および絶縁体282として、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、水または水素などの不純物が絶縁体212、および絶縁体214を介して、基板側からトランジスタ200側に拡散するのを抑制することができる。または、絶縁体224などに含まれる酸素が、絶縁体212、および絶縁体214を介して基板側に、拡散するのを抑制することができる。また、水または水素などの不純物が絶縁体272、絶縁体282、および絶縁体283よりも上方に配置されている絶縁体280、および絶縁体274などからトランジスタ200側に拡散するのを抑制することができる。このように、トランジスタ200を、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体212、絶縁体214、絶縁体222、絶縁体272、絶縁体282、および絶縁体283で取り囲む構造とすることが好ましい。
[0095]
 また、絶縁体212、および絶縁体283の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体212、および絶縁体283の抵抗率を概略1×10 13Ωcmとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体212、および絶縁体283が、導電体205、導電体242または導電体260のチャージアップを緩和することができる場合がある。絶縁体212、および絶縁体283の抵抗率は、好ましくは、1×10 10Ωcm以上1×10 15Ωcm以下とする。
[0096]
 また、絶縁体216、絶縁体280、および絶縁体274は、絶縁体214よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体216、絶縁体280、および絶縁体274として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを適宜用いればよい。
[0097]
 絶縁体222、および絶縁体224は、ゲート絶縁体としての機能を有する。
[0098]
 ここで、酸化物230と接する絶縁体224は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体224は、酸化シリコンまたは酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物230に接して設けることにより、酸化物230中の酸素欠損を低減し、トランジスタ200の信頼性を向上させることができる。
[0099]
 絶縁体224として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、昇温脱離ガス分析(TDS(Thermal Desorption Spectroscopy)分析)にて、酸素分子の脱離量が1.0×10 18molecules/cm 以上、好ましくは1.0×10 19molecules/cm 以上、さらに好ましくは2.0×10 19molecules/cm 以上、または3.0×10 20molecules/cm 以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上400℃以下の範囲が好ましい。
[0100]
 絶縁体222は、水または水素などの不純物が、基板側からトランジスタ200に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体222は、絶縁体224より水素透過性が低いことが好ましい。絶縁体222、および絶縁体283によって、絶縁体224および酸化物230などを囲むことにより、外方から水または水素などの不純物がトランジスタ200に侵入することを抑制することができる。
[0101]
 さらに、絶縁体222は、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい)ことが好ましい。例えば、絶縁体222は、絶縁体224より酸素透過性が低いことが好ましい。絶縁体222が、酸素や不純物の拡散を抑制する機能を有することで、酸化物230が有する酸素が、絶縁体222より下側へ拡散することを低減できるので、好ましい。また、導電体205が、絶縁体224や、酸化物230が有する酸素と反応することを抑制することができる。
[0102]
 絶縁体222は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。このような材料を用いて絶縁体222を形成した場合、絶縁体222は、酸化物230からの酸素の放出や、トランジスタ200の周辺部から酸化物230への水素等の不純物の混入を抑制する層として機能する。
[0103]
 または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
[0104]
 また、絶縁体222は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO )または(Ba,Sr)TiO (BST)などを含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
[0105]
 なお、絶縁体222、および絶縁体224が、2層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
[0106]
 また、酸化物230bと、ソース電極またはドレイン電極として機能する導電体242(導電体242aよび導電体242b)と、の間に酸化物243(酸化物243aおよび酸化物243b)を配置してもよい。導電体242と、酸化物230とが接しない構成となるので、導電体242が、酸化物230の酸素を吸収することを抑制できる。つまり、導電体242の酸化を防止することで、導電体242の導電率の低下を抑制することができる。従って、酸化物243は、導電体242の酸化を抑制する機能を有することが好ましい。
[0107]
 従って、酸化物243は、酸素の透過を抑制する機能を有することが好ましい。ソース電極やドレイン電極として機能する導電体242と酸化物230bとの間に酸素の透過を抑制する機能を有する酸化物243を配置することで、導電体242と、酸化物230bとの間の電気抵抗が低減されるので好ましい。このような構成とすることで、トランジスタ200の電気特性およびトランジスタ200の信頼性を向上させることができる。
[0108]
 酸化物243として、元素Mを有する金属酸化物を用いてもよい。特に、元素Mは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。酸化物243は、酸化物230bよりも元素Mの濃度が高いことが好ましい。また、酸化物243として、酸化ガリウムを用いてもよい。また、酸化物243として、In−M−Zn酸化物等の金属酸化物を用いてもよい。具体的には、酸化物243に用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物230bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物243の膜厚は、0.5nm以上5nm以下が好ましく、より好ましくは、1nm以上3nm以下である。また、酸化物243は、結晶性を有すると好ましい。酸化物243が結晶性を有する場合、酸化物230中の酸素の放出を好適に抑制することが出来る。例えば、酸化物243としては、六方晶などの結晶構造であれば、酸化物230中の酸素の放出を抑制できる場合がある。
[0109]
 なお、酸化物243は必ずしも設けなくてもよい。その場合、導電体242(導電体242a、および導電体242b)と酸化物230とが接することで、酸化物230中の酸素が導電体242へ拡散し、導電体242が酸化する場合がある。導電体242が酸化することで、導電体242の導電率が低下する蓋然性が高い。なお、酸化物230中の酸素が導電体242へ拡散することを、導電体242が酸化物230中の酸素を吸収する、と言い換えることができる。
[0110]
 また、酸化物230中の酸素が導電体242(導電体242a、および導電体242b)へ拡散することで、導電体242aと酸化物230bとの間、および、導電体242bと酸化物230bとの間に異層が形成される場合がある。当該異層は、導電体242よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体242と、当該異層と、酸化物230bとの3層構造は、金属−絶縁体−半導体からなる3層構造とみなすことができ、MIS(Metal−Insulator−Semiconductor)構造と呼ぶ、またはMIS構造を主としたダイオード接合構造と呼ぶ場合がある。
[0111]
 なお、上記異層は、導電体242と酸化物230bとの間に形成されることに限られず、例えば、異層が、導電体242と酸化物230cとの間に形成される場合や、導電体242と酸化物230bとの間、および導電体242と酸化物230cとの間に形成される場合がある。
[0112]
 酸化物243上には、ソース電極、およびドレイン電極として機能する導電体242(導電体242a、および導電体242b)が設けられる。導電体242の膜厚は、例えば、1nm以上50nm以下、好ましくは2nm以上25nm以下、とすればよい。
[0113]
 導電体242としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
[0114]
 絶縁体272は、導電体242上面に接して設けられており、バリア層として機能することが好ましい。当該構成にすることで、導電体242による、絶縁体280が有する過剰酸素の吸収を抑制することができる。また、導電体242の酸化を抑制することで、トランジスタ200と配線とのコンタクト抵抗の増加を抑制することができる。よって、トランジスタ200に良好な電気特性および信頼性を与えることができる。
[0115]
 従って、絶縁体272は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体272は、絶縁体280よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体272としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。また、絶縁体272としては、例えば、窒化アルミニウムを含む絶縁体を用いればよい。
[0116]
 また、図1AのA7−A8の一点鎖線で示す部位に対応する断面図を図2に示す。図2に示すように、絶縁体273bは、少なくとも、酸化物230aの側面、酸化物230bの側面、酸化物243bの側面、および導電体242bの側面と接する。また、図示しないが、絶縁体273aは、少なくとも、酸化物230aの側面、酸化物230bの側面、酸化物243aの側面、および導電体242aの側面と接する。なお、絶縁体273bは、絶縁体272bの側面と接する構成としてもよい。なお、絶縁体273aが、絶縁体272aの側面と接する構成としてもよい。
[0117]
 また、絶縁体273(絶縁体273aおよび絶縁体273b)は、金属酸化物を用いることが好ましい。絶縁体273に含まれる金属が、絶縁体273と酸化物230aとの界面および界面近傍に埋め込まれることで、絶縁体273と酸化物230aとの界面および界面近傍をn型化することができる。同様に、絶縁体273に含まれる金属が、絶縁体273と酸化物230bとの界面および界面近傍に埋め込まれることで、絶縁体273と酸化物230bとの界面および界面近傍をn型化することができる。図2に、酸化物230aのn型化した領域、および酸化物230bのn型化した領域を領域230nとして示す。
[0118]
 このように、ソース電極、およびドレイン電極として機能する導電体242と重なる酸化物230aの側面および酸化物230bの側面をn型化することで、トランジスタ200のオン電流を大きくすることができる。
[0119]
 また、絶縁体273は、絶縁体272よりも酸素透過性が高く、絶縁体280よりも酸素透過性が低いことが好ましい。または、絶縁体273の膜密度は、絶縁体272の膜密度よりも低いことが好ましい。このようにすることで、絶縁体280に含まれる酸素を酸化物230aおよび酸化物230bに適量注入することが可能となり、酸化物230aおよび酸化物230bの酸素欠損を修復することができるので好ましい。また、酸化物230aおよび酸化物230bに酸素が入り過ぎることがないので、トランジスタ200の信頼性を向上することができる。絶縁体273として、アルミニウム、マグネシウム、およびタンタルの中から選ばれるいずれか一つまたは複数の元素を有する酸化膜を好適に用いることができる。絶縁体273としては、代表的には、酸化アルミニウム、酸化マグネシウム、酸化タンタルを用いることができる。
[0120]
 絶縁体250は、ゲート絶縁体として機能する。絶縁体250は、酸化物230cの上面に接して配置することが好ましい。絶縁体250は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
[0121]
 絶縁体224と同様に、絶縁体250は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体250として、酸化物230cの上面に接して設けることにより、酸化物230bのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体224と同様に、絶縁体250中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体250の膜厚は、1nm以上20nm以下とするのが好ましい。
[0122]
 また、絶縁体250と導電体260との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体250から導電体260への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体250から導電体260への酸素の拡散が抑制される。つまり、酸化物230へ供給する酸素量の減少を抑制することができる。また、絶縁体250の酸素による導電体260の酸化を抑制することができる。
[0123]
 また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体250に酸化シリコンや酸化窒化シリコンなどを用いる場合、当該金属酸化物は、比誘電率が高いhigh−k材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体250と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚(EOT)の薄膜化が可能となる。
[0124]
 具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。
[0125]
 または、当該金属酸化物は、ゲートの一部としての機能を有する場合がある。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
[0126]
 特に、ゲートとして機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
[0127]
 導電体260は、図1では2層構造として示しているが、単層構造でもよいし、3層以上の積層構造であってもよい。
[0128]
 導電体260aは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N O、NO、NO など)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
[0129]
 また、導電体260aが酸素の拡散を抑制する機能を持つことにより、絶縁体250に含まれる酸素により、導電体260bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
[0130]
 また、導電体260bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体260は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体260bは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
[0131]
 絶縁体280は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。また、絶縁体280は、上記の材料が積層された構造でもよく、例えば、スパッタリング法で成膜した酸化シリコンと、その上に積層されたCVD法で成膜された酸化窒化シリコンの積層構造とすればよい。また、さらに上に窒化シリコンを積層してもよい。
[0132]
 絶縁体280中の水または水素などの不純物濃度が低減されていることが好ましい。また、絶縁体280の上面は、平坦化されていてもよい。
[0133]
 絶縁体282および絶縁体283は、水または水素などの不純物が、上方から絶縁体280に混入するのを抑制するバリア絶縁膜として機能することが好ましい。また、絶縁体282および絶縁体283は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。絶縁体282および絶縁体283としては、例えば、酸化アルミニウム、窒化シリコン、または窒化酸化シリコンなどの絶縁体を用いればよい。例えば、絶縁体282として、酸素に対してバリア性が高い酸化アルミニウムを用い、絶縁体283として、水素に対してバリア性が高い窒化シリコンまたは窒化酸化シリコンを用いればよい。
[0134]
 また、絶縁体283の上に、層間膜として機能する絶縁体274を設けることが好ましい。絶縁体274は、絶縁体224などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
[0135]
 導電体240aおよび導電体240bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体240aおよび導電体240bは積層構造としてもよい。なお、図1Aで導電体240aおよび導電体240bは、上面視において円形状にしているが、これに限られるものではない。例えば、導電体240aおよび導電体240bが、上面視において、楕円などの略円形状、四角形などの多角形状、四角形等の多角形の角部を丸めた形状になっていてもよい。
[0136]
 また、導電体240を積層構造とする場合、絶縁体274、絶縁体283、絶縁体282、絶縁体280、および絶縁体272と接する導電体には、水または水素などの不純物、および酸素の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物、および酸素の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体280などから拡散する水または水素などの不純物が、導電体240aおよび導電体240bを通じて酸化物230に混入するのをさらに低減することができる。また、絶縁体280に添加された酸素が導電体240aおよび導電体240bに吸収されるのを防ぐことができる。
[0137]
 絶縁体241aおよび絶縁体241bとしては、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体241aおよび絶縁体241bは、絶縁体274、絶縁体283、絶縁体282、絶縁体280、および絶縁体272に接して設けられるので、絶縁体280などから水または水素などの不純物が、導電体240aおよび導電体240bを通じて酸化物230に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体280に含まれる酸素が導電体240aおよび導電体240bに吸収されるのを防ぐことができる。
[0138]
 また、導電体240aの上面、および導電体240bの上面に接して配線として機能する導電体246(導電体246a、および導電体246b)を配置してもよい。導電体246は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
[0139]
<半導体装置の構成材料>
 以下では、半導体装置に用いることができる構成材料について説明する。
[0140]
<基板>
 トランジスタ200を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、SOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
[0141]
<絶縁体>
 絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
[0142]
 例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、high−k材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
[0143]
 また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
[0144]
 また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
[0145]
 また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコンなどの金属窒化物を用いることができる。
[0146]
 また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物230と接する構造とすることで、酸化物230が有する酸素欠損を補償することができる。
[0147]
<導電体>
 導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
[0148]
 また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
[0149]
 なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲートとして機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
[0150]
 特に、ゲートとして機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
[0151]
<金属酸化物>
 酸化物230として、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、本発明に係る酸化物230に適用可能な金属酸化物について説明する。
[0152]
 金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたは錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
[0153]
 ここでは、金属酸化物が、インジウム、元素Mおよび亜鉛を有するIn−M−Zn酸化物である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウム、または錫などとする。そのほかの元素Mに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
[0154]
 なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
[0155]
[金属酸化物の構造]
 酸化物半導体(金属酸化物)は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC−OS、多結晶酸化物半導体、nc−OS、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)、および非晶質酸化物半導体などがある。
[0156]
 CAAC−OSは、c軸配向性を有し、かつa−b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
[0157]
 ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう)を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
[0158]
 また、CAAC−OSは、インジウム、および酸素を有する層(以下、In層)と、元素M、亜鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と表すこともできる。
[0159]
 CAAC−OSは結晶性の高い金属酸化物である。一方、CAAC−OSは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損(V :oxygen vacancyともいう)など)の少ない金属酸化物ともいえる。したがって、CAAC−OSを有する金属酸化物は、物理的性質が安定する。そのため、CAAC−OSを有する金属酸化物は熱に強く、信頼性が高い。
[0160]
 nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。
[0161]
 なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物(以下、IGZO)は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、IGZOは、大気中では結晶成長がし難い傾向があるため、大きな結晶(ここでは、数mmの結晶、または数cmの結晶)よりも小さな結晶(例えば、上述のナノ結晶)とする方が、構造的に安定となる場合がある。
[0162]
 a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する金属酸化物である。a−like OSは、鬆または低密度領域を有する。すなわち、a−like OSは、nc−OSおよびCAAC−OSと比べて、結晶性が低い。
[0163]
 酸化物半導体(金属酸化物)は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有していてもよい。
[0164]
 なお、本発明の一態様の半導体装置においては、酸化物半導体(金属酸化物)の構造に特に限定はないが、結晶性を有すると好ましい。例えば、酸化物230をCAAC−OS構造とし、酸化物243を六方晶の結晶構造とすることが出来る。酸化物230、及び酸化物243を上記の結晶構造とすることで、高い信頼性を有する半導体装置とすることができる。また、酸化物230a、酸化物230c、および酸化物243を概略同じ組成とすることができる。
[0165]
[不純物]
 ここで、金属酸化物中における各不純物の影響について説明する。
[0166]
 また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度(SIMSにより得られる濃度)を、1×10 18atoms/cm 以下、好ましくは2×10 16atoms/cm 以下にする。
[0167]
 また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。
[0168]
 トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
[0169]
<半導体装置の作製方法>
 次に、図1に示す、本発明に係るトランジスタ200を有する半導体装置について、作製方法を図3乃至図17を用いて説明する。また、図3乃至図17において、各図のAは上面図を示す。また、各図のBは、Aに示すA1−A2の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、各図のCは、AにA3−A4の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。また、各図のDは、AにA5−A6の一点鎖線で示す部位に対応する断面図である。なお、各図のAの上面図では、図の明瞭化のために一部の要素を省いている。
[0170]
 まず、基板(図示しない)を準備し、当該基板上に絶縁体212を成膜する。絶縁体212の成膜は、スパッタリング法、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法、パルスレーザ堆積(PLD:Pulsed Laser Deposition)法、またはALD(Atomic Layer Deposition)法などを用いて行うことができる。
[0171]
 なお、CVD法は、プラズマを利用するプラズマCVD(PECVD:Plasma Enhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法、光を利用する光CVD(Photo CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic CVD)法に分けることができる。また、成膜時の圧力によって、大気圧下で成膜を行なう常圧CVD(APCVD:Atmospheric Pressure CVD)法、大気圧より低い減圧状態で成膜を行う減圧CVD(LPCVD:Low Pressure CVD)法、に分けることができる。
[0172]
 プラズマCVD法は、比較的低温で高品質の膜が得られる。また、熱CVD法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子(トランジスタ、容量素子など)などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱CVD法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱CVD法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
[0173]
 また、ALD法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ALD(Thermal ALD)法、プラズマ励起されたリアクタントを用いるPEALD(Plasma Enhanced ALD)法などを用いることができる。
[0174]
 ALD法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、および低温での成膜が可能、などの効果がある。PEALD法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ALD法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ALD法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、X線光電子分光法(XPS:X−ray Photoelectron Spectroscopy)を用いて行うことができる。
[0175]
 CVD法およびALD法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
[0176]
 CVD法およびALD法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、CVD法およびALD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、CVD法およびALD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
[0177]
 本実施の形態では、絶縁体212として、CVD法によって窒化シリコンを成膜する。このように、絶縁体212として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、絶縁体212より下層(図示せず)の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体212を介して上の層に拡散するのを抑制することができる。また、窒化シリコンのように水または水素などの不純物が透過しにくい絶縁体を用いることにより絶縁体212より下層から水または水素などの不純物の拡散を抑制することができる。
[0178]
 次に、絶縁体212上に絶縁体214を成膜する。絶縁体214の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。本実施の形態では、絶縁体214として、酸化アルミニウムを用いる。
[0179]
 次に、絶縁体214上に絶縁体216を成膜する。絶縁体216の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。本実施の形態では、絶縁体216として、酸化シリコンまたは酸化窒化シリコンを用いる。また、絶縁体216は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体216の水素濃度を低減することができる。
[0180]
 次に、絶縁体216に絶縁体214に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体214は、絶縁体216をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体216に酸化シリコン膜または酸化窒化シリコン膜を用いた場合は、絶縁体214は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
[0181]
 開口の形成後に、導電体205aとなる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体205aとなる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
[0182]
 本実施の形態では、導電体205aとなる導電膜を多層構造とする。まず、スパッタリング法によって窒化タンタルを成膜し、当該窒化タンタルの上に窒化チタンを積層する。このような金属窒化物を導電体205bの下層に用いることにより、後述する導電体205bとなる導電膜として銅などの拡散しやすい金属を用いても、当該金属が導電体205aから外に拡散するのを防ぐことができる。
[0183]
 次に、導電体205bとなる導電膜を成膜する。該導電膜の成膜は、メッキ法、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。本実施の形態では、導電体205bとなる導電膜として、銅などの低抵抗導電性材料を成膜する。
[0184]
 次に、CMP処理(Chemical Mechanical Polishing)を行うことで、導電体205aとなる導電膜、ならびに導電体205bとなる導電膜の一部を除去し、絶縁体216を露出する。その結果、開口部のみに、導電体205a及び導電体205bが残存する。これにより、上面が平坦な、導電体205を形成することができる。なお、当該CMP処理により、絶縁体216の一部が除去される場合がある(図20参照)。
[0185]
 なお、上記においては、導電体205を絶縁体216の開口に埋め込むように形成したが、本実施の形態はこれに限られるものではない。例えば、絶縁体214上に導電体205を形成し、導電体205上に絶縁体216を成膜し、絶縁体216にCMP処理を行うことで、絶縁体216の一部を除去し、導電体205の表面を露出させてもよい。
[0186]
 次に、絶縁体216、および導電体205上に絶縁体222を成膜する。絶縁体222として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体222が、水素および水に対するバリア性を有することで、トランジスタ200の周辺に設けられた構造体に含まれる水素、および水が、絶縁体222を通じてトランジスタ200の内側へ拡散することが抑制され、酸化物230中の酸素欠損の生成を抑制することができる。
[0187]
 絶縁体222の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
[0188]
 次に、絶縁体222上に絶縁体224を成膜する。絶縁体224の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、絶縁体224として、酸化シリコンまたは酸化窒化シリコンを用いる。また、絶縁体224は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体224の水素濃度を低減することができる。絶縁体224は、後の工程で酸化物230aと接する絶縁体224となるので、このように水素濃度が低減されていることが好適である。
[0189]
 続いて、加熱処理を行うことが好ましい。加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下、さらに好ましくは320℃以上450℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で加熱処理を行ってもよい。
[0190]
 本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行った後に、連続して酸素雰囲気にて400℃の温度で1時間の処理を行う。当該加熱処理によって、絶縁体224に含まれる水、水素などの不純物を除去することができる。
[0191]
 また、加熱処理は、絶縁体222の成膜後に行ってもよい。当該加熱処理は、上述した加熱処理条件を用いることができる。
[0192]
 ここで、絶縁体224に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にRFなどの高周波を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にRFを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体224内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体224に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
[0193]
 ここで、絶縁体224上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜し、該酸化アルミニウムを絶縁体224に達するまで、CMPを行ってもよい。当該CMPを行うことで絶縁体224表面の平坦化および絶縁体224表面の平滑化を行うことができる。当該酸化アルミニウムを絶縁体224上に配置してCMPを行うことで、CMPの終点検出が容易となる。また、CMPによって、絶縁体224の一部が研磨されて、絶縁体224の膜厚が薄くなることがあるが、絶縁体224の成膜時に膜厚を調整すればよい。絶縁体224表面の平坦化および平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。また、絶縁体224上に、スパッタリング法によって、酸化アルミニウムを成膜することにより、絶縁体224に酸素を添加することができるので好ましい。
[0194]
 次に、絶縁体224上に、酸化膜230A、酸化膜230Bを順に成膜する(図3参照)。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜230A、および酸化膜230B上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜230Aと酸化膜230Bとの界面近傍を清浄に保つことができる。
[0195]
 酸化膜230Aおよび、酸化膜230Bの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
[0196]
 例えば、酸化膜230A、および酸化膜230Bをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のIn−M−Zn酸化物ターゲットを用いることができる。
[0197]
 特に、酸化膜230Aの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体224に供給される場合がある。したがって、酸化膜230Aのスパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。
[0198]
 また、酸化膜230Bをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を1%以上30%以下、好ましくは5%以上20%以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。ただし、本発明の一態様はこれに限定されない。酸化膜230Bをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、30%を超えて100%以下、好ましくは70%以上100%以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。
[0199]
 本実施の形態では、酸化膜230Aとして、スパッタリング法によって、In:Ga:Zn=1:1:0.5[原子数比](2:2:1[原子数比])、あるいは1:3:4[原子数比]のターゲットを用いて成膜する。また、酸化膜230Bとして、スパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]、あるいは1:1:1[原子数比]のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物230に求める特性に合わせて形成するとよい。
[0200]
 次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜230A、および酸化膜230B中の水、水素などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行った後に、連続して酸素雰囲気にて400℃の温度で1時間の処理を行う。
[0201]
 次に、酸化膜230B上に酸化膜243Aを成膜する(図3参照)。酸化膜243Aの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。酸化膜243Aは、Inに対するGaの原子数比が、酸化膜230BのInに対するGaの原子数比より大きいことが好ましい。本実施の形態では、酸化膜243Aとして、スパッタリング法によって、In:Ga:Zn=1:3:4[原子数比]のターゲットを用いて成膜する。
[0202]
 次に、酸化膜243A上に導電膜242Aを成膜する(図3参照)。導電膜242Aの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
[0203]
 次に、導電膜242A上に絶縁膜272Aを成膜する(図3参照)。絶縁膜272Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。絶縁膜272Aは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、スパッタリング法またはALD法によって、酸化アルミニウム、窒化シリコン、酸化シリコン、または、酸化ガリウムを成膜してもよい。
[0204]
 次に、絶縁膜272A上に導電膜247Aを成膜する(図3参照)。導電膜247Aの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
[0205]
 次に、リソグラフィー法を用いて、酸化膜230A、酸化膜230B、酸化膜243A、導電膜242A、絶縁膜272A、および導電膜247Aを島状に加工して、酸化物230a、酸化物230b、酸化物層243B、導電体層242B、絶縁体層272B、および導電体層247Bを形成する(図4参照)。ここで、酸化物230a、酸化物230b、酸化物層243B、導電体層242B、絶縁体層272B、および導電体層247Bは、少なくとも一部が導電体205と重なるように形成する。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。なお、当該工程において、絶縁体224の酸化物230aと重ならない領域の膜厚が薄くなることがある。
[0206]
 なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、KrFエキシマレーザ光、ArFエキシマレーザ光、EUV(Extreme Ultraviolet)光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体(例えば水)を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
[0207]
 また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電膜242A上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電膜242Aなどのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電膜242Aなどのエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。本実施の形態では、絶縁体層272B、および導電体層247Bをハードマスクとして用いる。
[0208]
 ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ(CCP:Capacitively Coupled Plasma)エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)エッチング装置などを用いることができる。
[0209]
 ここで、絶縁体層272B、および導電体層247Bが導電体層242Bのマスクとして機能するので、図4C、図4Dに示すように、導電体層242Bは側面と上面の間に湾曲面を有しない。これにより、図1に示す導電体242aおよび導電体242bは、側面と上面が交わる端部が角状になる。導電体242の側面と上面が交わる端部が角状になることで、当該端部が曲面を有する場合に比べて、導電体242の断面積が大きくなる。これにより、導電体242の抵抗が低減されるので、トランジスタ200のオン電流を大きくすることができる。
[0210]
 また、酸化物230a、酸化物230b、酸化物層243B、導電体層242B、絶縁体層272B、および導電体層247Bの側面は、絶縁体222の上面に対し、概略垂直であることが好ましい。酸化物230a、酸化物230b、酸化物層243B、導電体層242B、絶縁体層272B、および導電体層247Bの側面が、絶縁体222の上面に対し、概略垂直であることで、複数のトランジスタ200を設ける際に、小面積化、高密度化が可能となる。ただし、これに限られず、酸化物230a、酸化物230b、酸化物層243B、導電体層242B、絶縁体層272B、および導電体層247Bの側面と絶縁体222の上面のなす角が低い角度になる構成にしてもよい。
[0211]
 次に、絶縁体224、酸化物230a、酸化物230b、酸化物層243B、導電体層242B、絶縁体層272B、および導電体層247Bの上に、絶縁膜273Aを成膜する(図5参照)。絶縁膜273Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
[0212]
 次に、絶縁膜273Aを異方性エッチングすることで、導電体層247B上の絶縁膜273A、および絶縁体224上の絶縁膜273Aを除去する。次に、導電体層247Bを除去することで、絶縁体層273Bを形成する。絶縁体層273Bは、少なくとも酸化物230aの側面、酸化物230bの側面、酸化物層243Bの側面、および導電体層242Bの側面と接するように形成することが好ましい(図6参照)。
[0213]
 次に、絶縁体224、酸化物230a、酸化物230b、酸化物層243B、導電体層242B、絶縁体層272B、および絶縁体層273Bの上に、絶縁体280となる絶縁膜を成膜する。絶縁体280となる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。例えば、絶縁体280として、スパッタリング法を用いて酸化シリコン膜を成膜し、その上にPEALD法またはサーマルALD法を用いて酸化シリコン膜を成膜すればよい。また、絶縁体280となる絶縁膜は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体280の水素濃度を低減することができる。
[0214]
 次に、絶縁体280にCMP処理を行い、上面が平坦な絶縁体280を形成する(図7参照)。なお、絶縁体224と同様に、絶縁体280上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜し、該酸化アルミニウムを絶縁体280に達するまで、CMPを行ってもよい。
[0215]
 次に、マイクロ波、またはRF等の高周波を絶縁体280、酸化物230b、および酸化物230aに照射してもよい。照射されたマイクロ波、またはRF等の高周波は絶縁体280、酸化物230b、および酸化物230a中に浸透して、これらの中の水素を除去する。特に、酸化物230aおよび酸化物230bにおいては、VoHの結合が切断される反応が起きて、別言すると「V H→Vo+H」という反応が起きて、脱水素化されることになる。このとき発生した水素の一部は、酸素と結合してH Oとして、酸化物230、および絶縁体280から除去される場合がある。また、水素の一部は、導電体242にゲッタリングされる場合がある。このように、マイクロ波、またはRF等の高周波を照射することで、絶縁体280、酸化物230b、および酸化物230a中の水素濃度を低減することができる。なお、マイクロ波、またはRF等の高周波の照射は、上記CMP処理の前に行ってもよい。
[0216]
 また、マイクロ波、またはRF等の高周波によって酸素ガスをプラズマ化し、酸素ラジカルを形成してもよい。つまり、絶縁体280、酸化物230b、および酸化物230aに酸素を有する雰囲気でプラズマ処理を行ってもよい。このような処理を以下において、酸素プラズマ処理という場合がある。また、形成した酸素ラジカルによって、絶縁体280、酸化物230b、および酸化物230a中に酸素を供給することができる。また、絶縁体280、酸化物230b、および酸化物230aに酸素を有する雰囲気でプラズマ処理を行う場合、酸化物230にマイクロ波、またはRF等の高周波が照射されにくい構成にしてもよい。
[0217]
 なお、酸素プラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する、マイクロ波処理装置を用いることが好ましい。また、マイクロ波処理装置は基板側にRFを印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、基板側にRFを印加することで、高密度プラズマによって生成された酸素イオンを、効率よく絶縁体280および酸化物230中に導くことができる。また、上記酸素プラズマ処理は、減圧下で行うことが好ましく、圧力を60Pa以上、好ましくは133Pa以上、より好ましくは200Pa以上、さらに好ましくは400Pa以上とすればよい。また、酸素流量比(O /O +Ar)が50%以下、好ましくは10%以上30%以下で行うとよい。また、処理温度は、例えば400℃程度で行えばよい。また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して熱処理を行ってもよい。
[0218]
 次に、絶縁体280の一部、絶縁体層272Bの一部、絶縁体層273Bの一部、導電体層242Bの一部、および酸化物層243Bの一部を加工して、酸化物230bに達する開口を形成する(図8参照)。該開口は、導電体205と重なるように形成することが好ましい。該開口の形成によって、酸化物243a、酸化物243b、導電体242a、導電体242b、絶縁体272a、絶縁体272b、絶縁体273a、および絶縁体273bを形成する。
[0219]
 絶縁体280の一部、絶縁体層272Bの一部、絶縁体層273Bの一部、導電体層242B、および酸化物層243Bの一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で加工してもよい。例えば、絶縁体280の一部をドライエッチング法で加工し、絶縁体層272Bの一部をウェットエッチング法で加工し、絶縁体層273Bをドライエッチング法で加工し、酸化物層243B、および導電体層242Bの一部をドライエッチング法で加工してもよい。
[0220]
 これまでのドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物230a、および酸化物230bなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
[0221]
 上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、または加熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
[0222]
 ウェット洗浄としては、シュウ酸、リン酸、アンモニア水、またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。
[0223]
 上記エッチング後、または上記洗浄後に加熱処理を行ってもよい。加熱処理は、例えば、100℃以上450℃以下、より好ましくは350℃以上400℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物230aおよび酸化物230bに酸素を供給して、酸素欠損V の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、酸素雰囲気で加熱処理した後に、大気に露出せずに連続して窒素雰囲気で加熱処理を行ってもよい。
[0224]
 次に、酸化膜230Cを成膜する(図9参照)。酸化膜230Cの成膜前に加熱処理を行っても良く、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して酸化膜230Cを成膜することが好ましい。また、当該加熱処理は、酸素を含む雰囲気で行うことが好ましい。このような処理を行うことによって、酸化物230bの表面などに吸着している水分および水素を除去し、さらに酸化物230aおよび酸化物230b中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、100℃以上400℃以下が好ましく、さらに好ましくは150℃以上350℃以下である。本実施の形態では、加熱処理の温度を200℃とし、減圧下で行う。
[0225]
 ここで、酸化膜230Cは、少なくとも酸化物230aの側面の一部、酸化物230bの側面の一部および上面の一部、酸化物243の側面の一部、導電体242の側面の一部、絶縁体272の側面の一部、および絶縁体280の側面と接するように設けられることが好ましい。導電体242は、酸化物243、絶縁体272、絶縁体273、および酸化膜230Cに囲まれることで、以降の工程において導電体242の酸化による導電率の低下を抑制することができる。
[0226]
 酸化膜230Cの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。酸化膜230Cとして、Inに対するGaの原子数比が、酸化膜230BのInに対するGaの原子数比より大きいことが好ましい。本実施の形態では、酸化膜230Cとして、スパッタリング法によって、In:Ga:Zn=1:3:4[原子数比]のターゲットを用いて成膜する。
[0227]
 尚、酸化膜230Cは、積層としてもよい。例えば、スパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて成膜して、連続してIn:Ga:Zn=1:3:4[原子数比]のターゲットを用いて成膜してもよい。
[0228]
 酸化膜230Cの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物230aおよび酸化物230bに供給される場合がある。または、酸化膜230Cの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体280に供給される場合がある。したがって、酸化膜230Cのスパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。
[0229]
 次に、加熱処理を行っても良い。また、当該加熱処理を減圧下で行い、大気に暴露することなく、連続して、絶縁膜250Aの成膜を行ってもよい。当該加熱処理を行うことによって、酸化膜230Cの表面などに吸着している水分および水素を除去し、さらに酸化物230a、酸化物230bおよび酸化膜230C中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、100℃以上400℃以下が好ましい。本実施の形態では、加熱処理の温度を200℃とする。
[0230]
 次に、酸化膜230C上に絶縁膜250Aを成膜する(図9参照)。絶縁膜250Aは、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて成膜することができる。また、絶縁膜250Aは、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁膜250Aの水素濃度を低減することができる。絶縁膜250Aは、後の工程で酸化物230cと接する絶縁体250となるので、このように水素濃度が低減されていることが好適である。なお、絶縁膜250Aの成膜後に、絶縁体280成膜後に行ったマイクロ波、またはRF等の高周波の照射または酸素プラズマ処理を行ってもよい。
[0231]
 次に、導電膜260Aaおよび導電膜260Abを成膜する(図10参照)。導電膜260Aaおよび導電膜260Abの成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。例えば、CVD法を用いることが好ましい。本実施の形態では、ALD法を用いて、導電膜260Aaを成膜し、CVD法を用いて導電膜260Abを成膜する。
[0232]
 次に、CMP処理によって、酸化膜230C、絶縁膜250A、導電膜260Aaおよび導電膜260Abを絶縁体280が露出するまで研磨することによって、酸化物230c、絶縁体250および導電体260(導電体260aおよび導電体260b)を形成する(図11参照)。
[0233]
 次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行う。該加熱処理によって、絶縁体250および絶縁体280中の水分濃度および水素濃度を低減させることができる。なお、上記加熱処理後、大気に曝すことなく連続して、絶縁体282の成膜を行ってもよい。
[0234]
 次に、導電体260上、酸化物230c上、絶縁体250上、および絶縁体280上に、絶縁体282を形成する。絶縁体282の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる(図12参照)。絶縁体282となる絶縁膜としては、例えば、スパッタリング法によって、酸化アルミニウムを成膜することが好ましい。スパッタリング法を用いて、酸素を含む雰囲気で絶縁体282の成膜を行うことで、成膜しながら、絶縁体280に酸素を添加することができる。このとき、基板加熱を行いながら、絶縁体282を成膜することが好ましい。また、導電体260の上面に接して、絶縁体282を形成することで、この後の加熱処理において、絶縁体280が有する酸素が導電体260へ吸収されることを抑制することができるので好ましい。
[0235]
 次に、絶縁体282の一部、絶縁体280の一部、絶縁体224の一部、絶縁体222の一部、絶縁体216の一部、および絶縁体214の一部、を加工して、絶縁体212に達する開口を形成する(図13参照)。該開口は、トランジスタ200が囲まれるように形成される場合がある。または、該開口は、複数のトランジスタ200が囲まれるように形成される場合がある。よって、該開口において、絶縁体282の側面の一部、絶縁体280の側面の一部、絶縁体224の側面の一部、絶縁体222の側面の一部、絶縁体216の側面の一部、および絶縁体214の側面の一部が露出する。
[0236]
 絶縁体282の一部、絶縁体280の一部、絶縁体224の一部、絶縁体222の一部、絶縁体216の一部、および絶縁体214の一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で加工してもよい。
[0237]
 また、このとき、マイクロ波、またはRF等の高周波を絶縁体280などに照射してもよい。照射されたマイクロ波、またはRF等の高周波は絶縁体280、酸化物230b、および酸化物230aなどに浸透して、これらの中の水素を除去できることがある。例えば、酸化物230aおよび酸化物230bにおいては、VoHの結合が切断される反応が起きて、別言すると「V H→Vo+H」という反応が起きて、脱水素化されることになる。このとき発生した水素の一部は、酸素と結合してH Oとして、酸化物230、および絶縁体280から除去される場合がある。また、水素の一部は、導電体242にゲッタリングされる場合がある。
[0238]
 次に、絶縁体282、絶縁体280、絶縁体224、絶縁体222、絶縁体216、および絶縁体214を覆って、絶縁体283を形成する(図14参照)。図14に示すように、絶縁体283は、上記開口の底面において、絶縁体212と接する。つまり、トランジスタ200は、上面及び側面が絶縁体283に、下面が絶縁体212に包み込まれることになる。このように、バリア性の高い絶縁体283および絶縁体212でトランジスタ200を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。
[0239]
 絶縁体283の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
[0240]
 次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行う。当該加熱処理によって、絶縁体282の成膜によって添加された酸素を絶縁体280へ拡散させ、さらに酸化物230cを介して、酸化物230a、および酸化物230bへ供給することができる。このように、酸化物230に加酸素化処理を行うことで、酸化物230(酸化物230b)中の酸素欠損を酸素により修復させる、別言すると「Vo+O→null」という反応を促進させることができる。さらに、酸化物230中に残存した水素に供給された酸素が反応することで、当該水素をH Oとして除去する(脱水化する)ことができる。これにより、酸化物230中に残存していた水素が酸素欠損に再結合してV Hが形成されるのを抑制することができる。なお、当該加熱処理は、絶縁体283の成膜後に限らず、絶縁体282の成膜後に行ってもよい。
[0241]
 次に絶縁体283上に、絶縁体274となる絶縁膜を成膜する。絶縁体274となる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。また、絶縁体274となる絶縁膜は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体274となる絶縁膜の水素濃度を低減することができる。
[0242]
 次に、絶縁体274となる絶縁膜にCMP処理を行い、上面が平坦な絶縁体274を形成する(図15参照)。
[0243]
 次に、絶縁体272a、絶縁体280、絶縁体282、絶縁体283、および絶縁体274に、導電体242aに達する開口255aを、絶縁体272b、絶縁体280、絶縁体282、絶縁体283、および絶縁体274に、導電体242bに達する開口255bを形成する(図15参照)。当該開口の形成は、リソグラフィー法を用いて行えばよい。なお、図15Aで開口255aおよび開口255bは、上面視において円形状にしているが、これに限られるものではない。例えば、開口255aおよび開口255bが、上面視において、楕円などの略円形状、四角形などの多角形状、四角形等の多角形の角部を丸めた形状になっていてもよい。
[0244]
 次に、絶縁体241となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体241を形成する(図16参照)。当該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁体241となる絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、上記の絶縁体283の成膜と同様に、PEALD法を用いて、窒化シリコンを成膜することが好ましい。窒化シリコンは水素に対するブロッキング性が高いので好ましい。
[0245]
 また、絶縁体241となる絶縁膜の異方性エッチングとしては、例えばドライエッチング法などを用いればよい。開口の側壁部に絶縁体241を設けることで、外方からの酸素の透過を抑制し、次に形成する導電体240aおよび導電体240bの酸化を防止することができる。また、導電体240aおよび導電体240bから、水、水素などの不純物が外部に拡散することを防ぐことができる。
[0246]
 次に、導電体240aおよび導電体240bとなる導電膜を成膜する。導電体240aおよび導電体240bとなる導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体240となる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
[0247]
 次に、CMP処理を行うことで、導電体240aおよび導電体240bとなる導電膜の一部を除去し、絶縁体274の上面を露出する。その結果、開口255aおよび開口255bのみに、当該導電膜が残存することで上面が平坦な導電体240aおよび導電体240bを形成することができる(図17参照)。なお、当該CMP処理により、絶縁体274の上面の一部が除去される場合がある。
[0248]
 次に、導電体246となる導電膜を成膜する。導電体246となる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
[0249]
 次に、導電体246となる導電膜をリソグラフィー法によって加工し、導電体240aの上面と接する導電体246aおよび導電体240bの上面と接する導電体246bを形成する(図1参照)。
[0250]
 以上により、図1に示すトランジスタ200を有する半導体装置を作製することができる。図3乃至図17に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ200を作製することができる。
[0251]
<半導体装置の変形例>
 以下では、図18乃至図20を用いて、先の<半導体装置の構成例>で示したものとは異なる、本発明の一態様に係るトランジスタ200を有する半導体装置の一例について説明する。なお、図18乃至図20に示す半導体装置において、<半導体装置の構成例>に示した半導体装置(図1参照。)を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ200の構成材料については<半導体装置の構成例>で詳細に説明した材料を用いることができる。
[0252]
<半導体装置の変形例1>
 図18Aは、トランジスタ200を有する半導体装置の上面図である。また、図18Bは、図18Aに示すA1−A2の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、図18Cは、図18AにA3−A4の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。また、図18Dは、図18AにA5−A6の一点鎖線で示す部位に対応する断面図である。なお、図18Aの上面図では、図の明瞭化のために一部の要素を省いて図示している。
[0253]
 図18に示すトランジスタ200は、絶縁体214、絶縁体216、絶縁体222、絶縁体224、絶縁体280がパターニングされており、絶縁体282と絶縁体212がこれらを封止する構造になっている点において、図1に示すトランジスタ200と異なる。つまり、絶縁体282は、絶縁体280の上面、絶縁体280の側面、絶縁体224の側面、絶縁体222の側面、絶縁体216の側面、絶縁体214の側面、および絶縁体212の上面と、それぞれ接する。また、絶縁体282上に絶縁体283を有する構成となっている。これにより、酸化物230などを含む、絶縁体214、絶縁体216、絶縁体222、絶縁体224、および絶縁体280は、絶縁体282および絶縁体282上の絶縁体283と、絶縁体212によって、外部から隔離される。
[0254]
<半導体装置の変形例2>
 図19Aは、トランジスタ200を有する半導体装置の上面図である。また、図19Bは、図19Aに示すA1−A2の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、図19Cは、図19AにA3−A4の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。また、図19Dは、図19AにA5−A6の一点鎖線で示す部位に対応する断面図である。なお、図19Aの上面図では、図の明瞭化のために一部の要素を省いて図示している。
[0255]
 図19に示すトランジスタ200は、絶縁体214、絶縁体216、絶縁体222、絶縁体224、絶縁体280、および絶縁体282がパターニングされていない点、において、図1に示すトランジスタ200と異なる。
[0256]
 このような構造にすることで、絶縁体214、絶縁体216、絶縁体222、絶縁体224、絶縁体280、および絶縁体282をパターニングする必要がなくなるので、工程を簡略化し、半導体装置の生産性向上を図ることができる。
[0257]
 導電体242の上面は、絶縁体272が覆い、導電体242の側面、酸化物243の側面、酸化物230aの側面、および酸化物230bの側面は、絶縁体273で覆う構造となっているので、導電体242の側面および導電体242の上面方向から導電体242への水素や水などの不純物および酸素の拡散を抑制することができる。また、導電体242の下面は酸化物243と接する構造となっており、酸化物230bの酸素は、酸化物243によってブロックされるので導電体242へ拡散することを抑制する。従って、導電体242の周囲からの導電体242への酸素の拡散を抑制することができるので、導電体242の酸化を抑制することができる。また、酸化物230aの側面、および酸化物230bの側面方向から酸化物230aおよび酸化物230bへの水素や水などの不純物の拡散を抑制することができる。
[0258]
<半導体装置の変形例3>
 図20Aおよび図20Bに、複数のトランジスタ200_1乃至トランジスタ200_nを、絶縁体283と絶縁体212で、包括して封止した構成について示す。なお、図20Aおよび図20Bにおいて、トランジスタ200_1乃至トランジスタ200_nは、チャネル長方向に並んでいるように見えるが、これにかぎられるものではない。トランジスタ200_1乃至トランジスタ200_nは、チャネル幅方向に並んでいてもよいし、マトリクス状に配置されていてもよいし、規則性を持たずに配置されていてもよい。
[0259]
 図20Aに示すように、複数のトランジスタ200_1乃至トランジスタ200_nの外側において、絶縁体283と絶縁体212が接する部分(以下、封止部265と呼ぶ場合がある。)が形成されている。封止部265は、複数のトランジスタ200_1乃至トランジスタ200_nを囲むように形成されている。このような構造にすることで、複数のトランジスタ200_1乃至トランジスタ200_nを絶縁体283と絶縁体212で包み込むことができる。よって封止部265に囲まれたトランジスタ群が、基板上に複数設けられることになる。
[0260]
 また、封止部265に重ねてダイシングライン(スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある)を設けてもよい。上記基板はダイシングラインにおいて分断されるので、封止部265に囲まれたトランジスタ群が1チップとして取り出されることになる。
[0261]
 また、図20Aでは、複数のトランジスタ200_1乃至トランジスタ200_nを一つの封止部265で囲む例について示したが、これに限られるものではない。図20Bに示すように、複数のトランジスタ200_1乃至トランジスタ200_nを複数の封止部で囲む構成にしてもよい。図20Bでは、複数のトランジスタ200_1乃至トランジスタ200_nを封止部265aで囲み、さらに外側の封止部265bでも囲む構成にしている。
[0262]
 このように、複数の封止部で複数のトランジスタ200_1乃至トランジスタ200_nを囲む構成にすることで、絶縁体283と絶縁体212が接する部分が増えるので、絶縁体283と絶縁体212の密着性をより向上させることができる。これにより、より確実に複数のトランジスタ200_1乃至トランジスタ200_nを封止することができる。
[0263]
 この場合、封止部265aまたは封止部265bに重ねてダイシングラインを設けてもよいし、封止部265aと封止部265bの間にダイシングラインを設けてもよい。
[0264]
 本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、ノーマリーオフの電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
[0265]
(実施の形態2)
 本実施の形態では、半導体装置の一形態を、図21および図22を用いて説明する。
[0266]
[記憶装置1]
 本発明の一態様である容量素子を使用した、半導体装置(記憶装置)の一例を図21に示す。本発明の一態様の半導体装置は、トランジスタ200はトランジスタ300の上方に設けられ、容量素子100はトランジスタ300、およびトランジスタ200の上方に設けられている。なお、トランジスタ200として、先の実施の形態で説明したトランジスタ200を用いることができる。
[0267]
 トランジスタ200は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ200は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて低いため、記憶装置の消費電力を十分に低減することができる。
[0268]
 図21に示す半導体装置において、配線1001はトランジスタ300のソースと電気的に接続され、配線1002はトランジスタ300のドレインと電気的に接続されている。また、配線1003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線1004はトランジスタ200の第1のゲートと電気的に接続され、配線1006はトランジスタ200の第2のゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線1005は容量素子100の電極の他方と電気的に接続されている。
[0269]
 また、図21に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
[0270]
<トランジスタ300>
 トランジスタ300は、基板311上に設けられ、ゲートとして機能する導電体316、ゲート絶縁体として機能する絶縁体315、基板311の一部からなる半導体領域313、およびソース領域またはドレイン領域として機能する低抵抗領域314a、および低抵抗領域314bを有する。トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。
[0271]
 ここで、図21に示すトランジスタ300はチャネルが形成される半導体領域313(基板311の一部)が凸形状を有する。また、半導体領域313の側面および上面を、絶縁体315を介して、導電体316が覆うように設けられている。なお、導電体316は仕事関数を調整する材料を用いてもよい。このようなトランジスタ300は半導体基板の凸部を利用していることからFIN型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、SOI基板を加工して凸形状を有する半導体膜を形成してもよい。
[0272]
 なお、図21に示すトランジスタ300は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
[0273]
<容量素子100>
 容量素子100は、トランジスタ200の上方に設けられる。容量素子100は、第1の電極として機能する導電体110と、第2の電極として機能する導電体120、および誘電体として機能する絶縁体130とを有する。
[0274]
 また、例えば、導電体246上に設けた導電体112と、導電体110は、同時に形成することができる。なお、導電体112は、容量素子100、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。
[0275]
 図21では、導電体112、および導電体110は単層構造を示したが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
[0276]
 また、絶縁体130は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
[0277]
 例えば、絶縁体130には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率(high−k)材料との積層構造を用いることが好ましい。当該構成により、容量素子100は、高誘電率(high−k)の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子100の静電破壊を抑制することができる。
[0278]
 なお、高誘電率(high−k)材料(高い比誘電率の材料)の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
[0279]
 一方、絶縁耐力が大きい材料(低い比誘電率の材料)としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
[0280]
<配線層>
 各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
[0281]
 例えば、トランジスタ300上には、層間膜として、絶縁体320、絶縁体322、絶縁体324、および絶縁体326が順に積層して設けられている。また、絶縁体320、絶縁体322、絶縁体324、および絶縁体326には容量素子100、またはトランジスタ200と電気的に接続する導電体328、および導電体330等が埋め込まれている。なお、導電体328、および導電体330はプラグ、または配線として機能する。
[0282]
 また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。
[0283]
 絶縁体326、および導電体330上に、配線層を設けてもよい。例えば、図21において、絶縁体350、絶縁体352、及び絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、及び絶縁体354には、導電体356が形成されている。導電体356は、プラグ、または配線として機能する。
[0284]
 同様に、絶縁体210、絶縁体212、絶縁体214、および絶縁体216には、導電体218、及びトランジスタ200を構成する導電体(導電体205)等が埋め込まれている。なお、導電体218は、容量素子100、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体120、および絶縁体130上には、絶縁体150が設けられている。
[0285]
 ここで、上記実施の形態に示す絶縁体241と同様に、プラグとして機能する導電体218の側面に接して絶縁体217が設けられる。絶縁体217は、絶縁体210、絶縁体212、絶縁体214、および絶縁体216に形成された開口の内壁に接して設けられている。つまり、絶縁体217は、導電体218と、絶縁体210、絶縁体212、絶縁体214、および絶縁体216と、の間に設けられている。なお、導電体205は導電体218と並行して形成することができるので、導電体205の側面に接して絶縁体217が形成される場合もある。
[0286]
 絶縁体217としては、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体217は、絶縁体212、絶縁体214、および絶縁体222に接して設けられるので、絶縁体210または絶縁体216などから水または水素などの不純物が、導電体218を通じて酸化物230に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体210または絶縁体216に含まれる酸素が導電体218に吸収されるのを防ぐことができる。
[0287]
 絶縁体217は、絶縁体241と同様の方法で形成することができる。例えば、PEALD法を用いて、窒化シリコンを成膜し、異方性エッチングを用いて導電体356に達する開口を形成すればよい。
[0288]
 層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
[0289]
 例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
[0290]
 例えば、絶縁体150、絶縁体210、絶縁体352、および絶縁体354等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネートまたはアクリルなどがある。
[0291]
 また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体214、絶縁体212および絶縁体350等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
[0292]
 水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
[0293]
 配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
[0294]
 例えば、導電体328、導電体330、導電体356、導電体218、および導電体112等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
[0295]
<酸化物半導体が設けられた層のプラグ>
 上記実施の形態に示すように、プラグとして機能する導電体240の側面に接して、絶縁体241を設けることが好ましい。絶縁体241は、絶縁体222、絶縁体224、絶縁体280、絶縁体282、絶縁体283および絶縁体274に形成された開口の内壁に接して形成されている。つまり、絶縁体241は、導電体240と絶縁体222、絶縁体224、絶縁体280、絶縁体282、絶縁体283および絶縁体274と、の間に設けられているので、絶縁体224、絶縁体280、および絶縁体274などから水または水素などの不純物が、導電体240を通じて酸化物230に混入するのを抑制することができる。また、絶縁体241を形成することで、絶縁体224、絶縁体280、および絶縁体274に含まれる酸素が導電体240に吸収されるのを防ぐことができる。よって、導電体240から導電体242および酸化物230に拡散する水素の量を低減することができる。
[0296]
 絶縁体241は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、窒化シリコン、窒化酸化シリコン、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。特に、窒化シリコンは水素に対するブロッキング性が高いため好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物などを用いることができる。
[0297]
 また、上記実施の形態と同様に、トランジスタ200は絶縁体283と絶縁体212で封止されることが好ましい。このような構成とすることで、絶縁体274に含まれる水素が絶縁体280などに混入するのを低減することができる。
[0298]
 ここで、絶縁体283には導電体240が、絶縁体212には導電体218が貫通しているが、上記の通り、絶縁体241が導電体240に接して設けられ、絶縁体217が導電体218に接して設けられている。これにより、導電体240および導電体218を介して絶縁体283および絶縁体212の内側に混入する水素も低減することができる。このようにして、絶縁体283、絶縁体212、絶縁体241、および絶縁体217でトランジスタ200をより確実に封止し、絶縁体274等に含まれる水素などの不純物が絶縁体283より外側から混入するのを低減することができる。
[0299]
 また、絶縁体216、絶縁体224、絶縁体280、絶縁体250、および絶縁体274は、先の実施の形態に示すように、水素原子が低減または除去されたガスを用いた成膜方法で形成されることが好ましい。これにより、絶縁体216、絶縁体224、絶縁体280、絶縁体250、および絶縁体274の水素濃度を低減することができる。
[0300]
 また、図21に示すように、絶縁体216、絶縁体224、絶縁体280、および絶縁体274には、導電体242に接続されるビアである、導電体240および導電体218が配置されている。上記のように、絶縁体216、絶縁体224、絶縁体280、および絶縁体274の水素濃度を低減することで、導電体240および導電体218を介して導電体242および酸化物230に拡散する水素量をさらに低減することができる。
[0301]
 このようにして、トランジスタ200近傍のシリコン系絶縁膜の水素濃度を低減し、酸化物230の水素濃度を低減することができる。
[0302]
<ダイシングライン>
 以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン(スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある)について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝(ダイシングライン)を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断(分割)する場合がある。
[0303]
 ここで、例えば、図21に示すように、絶縁体283と、絶縁体212とが接する領域がダイシングラインと重なるように設計することが好ましい。つまり、複数のトランジスタ200を有するメモリセルの外縁に設けられるダイシングラインとなる領域近傍において、絶縁体280、絶縁体224、絶縁体222、絶縁体216、および絶縁体214に開口を設ける。
[0304]
 つまり、上記絶縁体282、絶縁体280、絶縁体224、絶縁体222、絶縁体216、および絶縁体214に設けた開口において、絶縁体212と、絶縁体283とが接する。例えば、このとき、絶縁体212と、絶縁体283とを同材料及び同方法を用いて形成してもよい。絶縁体212、および絶縁体283を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、窒化シリコンを用いることが好ましい。
[0305]
 当該構造により、絶縁体212、および絶縁体283で、トランジスタ200を包み込むことができる。絶縁体212、および絶縁体283は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ200に拡散することを防ぐことができる。
[0306]
 また、当該構造により、絶縁体280、および絶縁体224の過剰酸素が外部に拡散することを防ぐことができる。従って、絶縁体280、および絶縁体224の過剰酸素は、効率的にトランジスタ200におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ200におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ200におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ200の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
[0307]
 以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
[0308]
[記憶装置2]
 本発明の一態様である半導体装置を使用した、記憶装置の一例を図22に示す。図22に示す記憶装置は、図21で示したトランジスタ200、トランジスタ300、および容量素子100を有する半導体装置に加え、トランジスタ400を有している。
[0309]
 トランジスタ400は、トランジスタ200の第2のゲート電圧を制御することができる。例えば、トランジスタ400の第1のゲート及び第2のゲートをソースとダイオード接続し、トランジスタ400のソースと、トランジスタ200の第2のゲートを接続する構成とする。当該構成でトランジスタ200の第2のゲートの負電位を保持するとき、トランジスタ400の第1のゲートーソース間の電圧および、第2のゲートーソース間の電圧は、0Vになる。トランジスタ400において、第2のゲート電圧及び第1のゲート電圧が0Vのときのドレイン電流が非常に小さいため、トランジスタ200およびトランジスタ400に電源供給をしなくても、トランジスタ200の第2のゲートの負電位を長時間維持することができる。これにより、トランジスタ200、およびトランジスタ400を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
[0310]
 従って、図22において、配線1001はトランジスタ300のソースと電気的に接続され、配線1002はトランジスタ300のドレインと電気的に接続されている。また、配線1003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線1004はトランジスタ200のゲートと電気的に接続され、配線1006はトランジスタ200のバックゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線1005は容量素子100の電極の他方と電気的に接続されている。配線1007はトランジスタ400のソースと電気的に接続され、配線1008はトランジスタ400のゲートと電気的に接続され、配線1009はトランジスタ400のバックゲートと電気的に接続され、配線1010はトランジスタ400のドレインと電気的に接続されている。ここで、配線1006、配線1007、配線1008、及び配線1009が電気的に接続されている。
[0311]
 また、図22に示す記憶装置は、図21に示す記憶装置と同様に、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、1個のトランジスタ400は、複数のトランジスタ200の第2のゲート電圧を制御することができる。そのため、トランジスタ400は、トランジスタ200よりも、少ない個数を設けるとよい。また、また、図22に示す記憶装置は、図21に示す記憶装置と同様に、トランジスタ200、およびトランジスタ400を絶縁体212と絶縁体283で封止することができる。
[0312]
<トランジスタ400>
 トランジスタ400は、トランジスタ200と、同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ400は、第1のゲートとして機能する導電体460(導電体460a、および導電体460b)と、第2のゲートとして機能する導電体405と、ゲート絶縁層として機能する絶縁体222、絶縁体224、および絶縁体450と、チャネル形成領域を有する酸化物430cと、ソースとして機能する導電体442a、酸化物443a、酸化物431a、および酸化物431bと、ドレインとして機能する導電体442b、酸化物443b、酸化物432a、および酸化物432bと、プラグとして機能する導電体440(導電体440a、および導電体440b)と、導電体442のバリア絶縁膜として機能する絶縁体472(絶縁体472a、および絶縁体472b)と、絶縁体473(絶縁体473a、および絶縁体473b)と、を有する。
[0313]
 トランジスタ400において、導電体405は、導電体205と、同じ層である。酸化物431a、および酸化物432aは、酸化物230aと、同じ層であり、酸化物431b、および酸化物432bは、酸化物230bと、同じ層である。導電体442は、導電体242と、同じ層である。酸化物443は、酸化物243と、同じ層である。酸化物430cは、酸化物230cと、同じ層である。絶縁体450は、絶縁体250と、同じ層である。導電体460は、導電体260と、同じ層である。導電体440は、導電体240と、同じ層である。絶縁体472は、絶縁体272と、同じ層である。絶縁体473は、絶縁体273と、同じ層である。
[0314]
 なお、同じ層に形成された構造体は、同時に形成することができる。例えば、酸化物430cは、酸化物230cとなる酸化膜を加工することで、形成することができる。
[0315]
 トランジスタ400の活性層として機能する酸化物430cは、酸化物230などと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ400のしきい値電圧を0Vより大きくし、オフ電流を低減し、第2のゲート電圧及び第1のゲート電圧が0Vのときのドレイン電流を非常に小さくすることができる。
[0316]
 本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
[0317]
(実施の形態3)
 本実施の形態では、図23および図24を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ(以下、OSトランジスタと呼ぶ場合がある)、および容量素子が適用されている記憶装置(以下、OSメモリ装置と呼ぶ場合がある)について説明する。OSメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するOSトランジスタを有する記憶装置である。OSトランジスタのオフ電流は極めて小さいので、OSメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
[0318]
<記憶装置の構成例>
 図23AにOSメモリ装置の構成の一例を示す。記憶装置1400は、周辺回路1411、およびメモリセルアレイ1470を有する。周辺回路1411は、行回路1420、列回路1430、出力回路1440、コントロールロジック回路1460を有する。
[0319]
 列回路1430は、例えば、列デコーダ、プリチャージ回路、センスアンプ、および書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ1470が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路1440を介して、データ信号RDATAとして記憶装置1400の外部に出力される。また、行回路1420は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
[0320]
 記憶装置1400には、外部から電源電圧として低電源電圧(VSS)、周辺回路1411用の高電源電圧(VDD)、メモリセルアレイ1470用の高電源電圧(VIL)が供給される。また、記憶装置1400には、制御信号(CE、WE、RE)、アドレス信号ADDR、データ信号WDATAが外部から入力される。アドレス信号ADDRは、行デコーダおよび列デコーダに入力され、WDATAは書き込み回路に入力される。
[0321]
 コントロールロジック回路1460は、外部からの入力信号(CE、WE、RE)を処理して、行デコーダ、列デコーダの制御信号を生成する。CEは、チップイネーブル信号であり、WEは、書き込みイネーブル信号であり、REは、読み出しイネーブル信号である。コントロールロジック回路1460が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
[0322]
 メモリセルアレイ1470は、行列状に配置された、複数個のメモリセルMCと、複数の配線を有する。なお、メモリセルアレイ1470と行回路1420とを接続している配線の数は、メモリセルMCの構成、一列に有するメモリセルMCの数などによって決まる。また、メモリセルアレイ1470と列回路1430とを接続している配線の数は、メモリセルMCの構成、一行に有するメモリセルMCの数などによって決まる。
[0323]
 なお、図23Aにおいて、周辺回路1411とメモリセルアレイ1470を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図23Bに示すように、周辺回路1411の一部の上に、メモリセルアレイ1470が重なるように設けられてもよい。例えば、メモリセルアレイ1470の下に重なるように、センスアンプを設ける構成にしてもよい。
[0324]
 図24に上述のメモリセルMCに適用できるメモリセルの構成例について説明する。
[0325]
[DOSRAM]
 図24A乃至図24Cに、DRAMのメモリセルの回路構成例を示す。本明細書等において、1OSトランジスタ1容量素子型のメモリセルを用いたDRAMを、DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)と呼ぶ場合がある。図24Aに示す、メモリセル1471は、トランジスタM1と、容量素子CAと、を有する。なお、トランジスタM1は、ゲート(フロントゲートと呼ぶ場合がある)、及びバックゲートを有する。
[0326]
 トランジスタM1の第1端子は、容量素子CAの第1端子と接続され、トランジスタM1の第2端子は、配線BILと接続され、トランジスタM1のゲートは、配線WOLと接続され、トランジスタM1のバックゲートは、配線BGLと接続されている。容量素子CAの第2端子は、配線CALと接続されている。
[0327]
 配線BILは、ビット線として機能し、配線WOLは、ワード線として機能する。配線CALは、容量素子CAの第2端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線CALには、低レベル電位を印加するのが好ましい。配線BGLは、トランジスタM1のバックゲートに電位を印加するための配線として機能する。配線BGLに任意の電位を印加することによって、トランジスタM1のしきい値電圧を増減することができる。
[0328]
 また、メモリセルMCは、メモリセル1471に限定されず、回路構成の変更を行うことができる。例えば、メモリセルMCは、図24Bに示すメモリセル1472のように、トランジスタM1のバックゲートが、配線BGLでなく、配線WOLと接続される構成にしてもよい。また、例えば、メモリセルMCは、図24Cに示すメモリセル1473のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタM1で構成されたメモリセルとしてもよい。
[0329]
 上記実施の形態に示す半導体装置をメモリセル1471等に用いる場合、トランジスタM1としてトランジスタ200を用い、容量素子CAとして容量素子100を用いることができる。トランジスタM1としてOSトランジスタを用いることによって、トランジスタM1のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタM1によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル1471、メモリセル1472、メモリセル1473に対して多値データ、又はアナログデータを保持することができる。
[0330]
 また、DOSRAMにおいて、上記のように、メモリセルアレイ1470の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
[0331]
[NOSRAM]
 図24D乃至図24Hに、2トランジスタ1容量素子のゲインセル型のメモリセルの回路構成例を示す。図24Dに示す、メモリセル1474は、トランジスタM2と、トランジスタM3と、容量素子CBと、を有する。なお、トランジスタM2は、フロントゲート(単にゲートと呼ぶ場合がある)、及びバックゲートを有する。本明細書等において、トランジスタM2にOSトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、NOSRAM(Nonvolatile Oxide Semiconductor RAM)と呼ぶ場合がある。
[0332]
 トランジスタM2の第1端子は、容量素子CBの第1端子と接続され、トランジスタM2の第2端子は、配線WBLと接続され、トランジスタM2のゲートは、配線WOLと接続され、トランジスタM2のバックゲートは、配線BGLと接続されている。容量素子CBの第2端子は、配線CALと接続されている。トランジスタM3の第1端子は、配線RBLと接続され、トランジスタM3の第2端子は、配線SLと接続され、トランジスタM3のゲートは、容量素子CBの第1端子と接続されている。
[0333]
 配線WBLは、書き込みビット線として機能し、配線RBLは、読み出しビット線として機能し、配線WOLは、ワード線として機能する。配線CALは、容量素子CBの第2端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線CALには、低レベル電位を印加するのが好ましい。配線BGLは、トランジスタM2のバックゲートに電位を印加するための配線として機能する。配線BGLに任意の電位を印加することによって、トランジスタM2のしきい値電圧を増減することができる。
[0334]
 また、メモリセルMCは、メモリセル1474に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルMCは、図24Eに示すメモリセル1475のように、トランジスタM2のバックゲートが、配線BGLでなく、配線WOLと接続される構成にしてもよい。また、例えば、メモリセルMCは、図24Fに示すメモリセル1476のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタM2で構成されたメモリセルとしてもよい。また、例えば、メモリセルMCは、図24Gに示すメモリセル1477のように、配線WBLと配線RBLを一本の配線BILとしてまとめた構成であってもよい。
[0335]
 上記実施の形態に示す半導体装置をメモリセル1474等に用いる場合、トランジスタM2としてトランジスタ200を用い、トランジスタM3としてトランジスタ300を用い、容量素子CBとして容量素子100を用いることができる。トランジスタM2としてOSトランジスタを用いることによって、トランジスタM2のリーク電流を非常に低くすることができる。これにより、書き込んだデータをトランジスタM2によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル1474に多値データ、又はアナログデータを保持することができる。メモリセル1475乃至1477も同様である。
[0336]
 なお、トランジスタM3は、チャネル形成領域にシリコンを有するトランジスタ(以下、Siトランジスタと呼ぶ場合がある)であってもよい。Siトランジスタの導電型は、nチャネル型としてもよいし、pチャネル型としてもよい。Siトランジスタは、OSトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタM3として、Siトランジスタを用いてもよい。また、トランジスタM3にSiトランジスタを用いることで、トランジスタM3の上に積層してトランジスタM2を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
[0337]
 また、トランジスタM3はOSトランジスタであってもよい。トランジスタM2、M3にOSトランジスタを用いた場合、メモリセルアレイ1470をn型トランジスタのみを用いて回路を構成することができる。
[0338]
 また、図24Hに3トランジスタ1容量素子のゲインセル型のメモリセルの一例を示す。図24Hに示すメモリセル1478は、トランジスタM4乃至M6、および容量素子CCを有する。容量素子CCは適宜設けられる。メモリセル1478は、配線BIL、RWL、WWL、BGL、およびGNDLに電気的に接続されている。配線GNDLは低レベル電位を与える配線である。なお、メモリセル1478を、配線BILに代えて、配線RBL、WBLに電気的に接続してもよい。
[0339]
 トランジスタM4は、バックゲートを有するOSトランジスタであり、バックゲートは配線BGLに電気的に接続されている。なお、トランジスタM4のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタM4はバックゲートを有さなくてもよい。
[0340]
 なお、トランジスタM5、M6はそれぞれ、nチャネル型Siトランジスタまたはpチャネル型Siトランジスタでもよい。或いは、トランジスタM4乃至M6がOSトランジスタでもよい、この場合、メモリセルアレイ1470をn型トランジスタのみを用いて回路を構成することができる。
[0341]
 上記実施の形態に示す半導体装置をメモリセル1478に用いる場合、トランジスタM4としてトランジスタ200を用い、トランジスタM5、M6としてトランジスタ300を用い、容量素子CCとして容量素子100を用いることができる。トランジスタM4としてOSトランジスタを用いることによって、トランジスタM4のリーク電流を非常に低くすることができる。
[0342]
 なお、本実施の形態に示す、周辺回路1411、およびメモリセルアレイ1470等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
[0343]
 本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
[0344]
(実施の形態4)
 本実施の形態では、図25を用いて、本発明の半導体装置が実装されたチップ1200の一例を示す。チップ1200には、複数の回路(システム)が実装されている。このように、複数の回路(システム)を一つのチップに集積する技術を、システムオンチップ(System on Chip:SoC)と呼ぶ場合がある。
[0345]
 図25Aに示すように、チップ1200は、CPU(Central Processing Unit)1211、GPU(Graphics Processing Unit)1212、一または複数のアナログ演算部1213、一または複数のメモリコントローラ1214、一または複数のインターフェース1215、一または複数のネットワーク回路1216等を有する。
[0346]
 チップ1200には、バンプ(図示しない)が設けられ、図25Bに示すように、プリント基板(Printed Circuit Board:PCB)1201の第1の面と接続する。また、PCB1201の第1の面の裏面には、複数のバンプ1202が設けられており、マザーボード1203と接続する。
[0347]
 マザーボード1203には、DRAM1221、フラッシュメモリ1222等の記憶装置が設けられていてもよい。例えば、DRAM1221に先の実施の形態に示すDOSRAMを用いることができる。また、例えば、フラッシュメモリ1222に先の実施の形態に示すNOSRAMを用いることができる。
[0348]
 CPU1211は、複数のCPUコアを有することが好ましい。また、GPU1212は、複数のGPUコアを有することが好ましい。また、CPU1211、およびGPU1212は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、CPU1211、およびGPU1212に共通のメモリが、チップ1200に設けられていてもよい。該メモリには、前述したNOSRAMや、DOSRAMを用いることができる。また、GPU1212は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。GPU1212に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
[0349]
 また、CPU1211、およびGPU1212が同一チップに設けられていることで、CPU1211およびGPU1212間の配線を短くすることができ、CPU1211からGPU1212へのデータ転送、CPU1211、およびGPU1212が有するメモリ間のデータ転送、およびGPU1212での演算後に、GPU1212からCPU1211への演算結果の転送を高速に行うことができる。
[0350]
 アナログ演算部1213はA/D(アナログ/デジタル)変換回路、およびD/A(デジタル/アナログ)変換回路の一、または両方を有する。また、アナログ演算部1213に上記積和演算回路を設けてもよい。
[0351]
 メモリコントローラ1214は、DRAM1221のコントローラとして機能する回路、およびフラッシュメモリ1222のインターフェースとして機能する回路を有する。
[0352]
 インターフェース1215は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、USB(Universal Serial Bus)、HDMI(登録商標)(High−Definition Multimedia Interface)などを用いることができる。
[0353]
 ネットワーク回路1216は、LAN(Local Area Network)などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
[0354]
 チップ1200には、上記回路(システム)を同一の製造プロセスで形成することが可能である。そのため、チップ1200に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ1200を低コストで作製することができる。
[0355]
 GPU1212を有するチップ1200が設けられたPCB1201、DRAM1221、およびフラッシュメモリ1222が設けられたマザーボード1203は、GPUモジュール1204と呼ぶことができる。
[0356]
 GPUモジュール1204は、SoC技術を用いたチップ1200を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップPC、携帯型(持ち出し可能な)ゲーム機などの携帯型電子機器に用いることが好適である。また、GPU1212を用いた積和演算回路により、ディープニューラルネットワーク(DNN)、畳み込みニューラルネットワーク(CNN)、再帰型ニューラルネットワーク(RNN)、自己符号化器、深層ボルツマンマシン(DBM)、深層信念ネットワーク(DBN)などの演算を実行することができるため、チップ1200をAIチップ、またはGPUモジュール1204をAIシステムモジュールとして用いることができる。
[0357]
 本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
[0358]
(実施の形態5)
 本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器(例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ(ビデオカメラも含む)、録画再生装置、ナビゲーションシステムなど)の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード(例えば、SDカード)、USBメモリ、SSD(ソリッド・ステート・ドライブ)等の各種のリムーバブル記憶装置に適用される。図26にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
[0359]
 図26AはUSBメモリの模式図である。USBメモリ1100は、筐体1101、キャップ1102、USBコネクタ1103および基板1104を有する。基板1104は、筐体1101に収納されている。例えば、基板1104には、メモリチップ1105、コントローラチップ1106が取り付けられている。基板1104のメモリチップ1105などに先の実施の形態に示す半導体装置を組み込むことができる。
[0360]
 図26BはSDカードの外観の模式図であり、図26Cは、SDカードの内部構造の模式図である。SDカード1110は、筐体1111、コネクタ1112および基板1113を有する。基板1113は筐体1111に収納されている。例えば、基板1113には、メモリチップ1114、コントローラチップ1115が取り付けられている。基板1113の裏面側にもメモリチップ1114を設けることで、SDカード1110の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板1113に設けてもよい。これによって、ホスト装置とSDカード1110間の無線通信によって、メモリチップ1114のデータの読み出し、書き込みが可能となる。基板1113のメモリチップ1114などに先の実施の形態に示す半導体装置を組み込むことができる。
[0361]
 図26DはSSDの外観の模式図であり、図26Eは、SSDの内部構造の模式図である。SSD1150は、筐体1151、コネクタ1152および基板1153を有する。基板1153は筐体1151に収納されている。例えば、基板1153には、メモリチップ1154、メモリチップ1155、コントローラチップ1156が取り付けられている。メモリチップ1155はコントローラチップ1156のワークメモリであり、例えばDOSRAMチップを用いればよい。基板1153の裏面側にもメモリチップ1154を設けることで、SSD1150の容量を増やすことができる。基板1153のメモリチップ1154などに先の実施の形態に示す半導体装置を組み込むことができる。
[0362]
 本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
[0363]
(実施の形態6)
 本実施の形態では、本発明の一態様の半導体装置に適用可能な電子機器の具体例について図27を用いて説明する。
[0364]
 より具体的には、本発明の一態様に係る半導体装置は、CPUやGPUなどのプロセッサ、またはチップに用いることができる。図27に、本発明の一態様に係るCPUやGPUなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
[0365]
<電子機器・システム>
 本発明の一態様に係るGPU又はチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係る集積回路又はチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
[0366]
 本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
[0367]
 本発明の一態様の電子機器は、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)を有していてもよい。
[0368]
 本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図27に、電子機器の例を示す。
[0369]
[携帯電話]
 図27Aには、情報端末の一種である携帯電話(スマートフォン)が図示されている。情報端末5500は、筐体5510と、表示部5511と、を有しており、入力用インターフェースとして、タッチパネルが表示部5511に備えられ、ボタンが筐体5510に備えられている。
[0370]
 情報端末5500は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部5511に表示するアプリケーション、表示部5511に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部5511に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
[0371]
[情報端末1]
 図27Bには、デスクトップ型情報端末5300が図示されている。デスクトップ型情報端末5300は、情報端末の本体5301と、ディスプレイ5302と、キーボード5303と、を有する。
[0372]
 デスクトップ型情報端末5300は、先述した情報端末5500と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、デスクトップ型情報端末5300を用いることで、新規の人工知能の開発を行うことができる。
[0373]
 なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図27A、図27Bに図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、PDA(Personal Digital Assistant)、ノート型情報端末、ワークステーションなどが挙げられる。
[0374]
[電化製品]
 図27Cは、電化製品の一例である電気冷凍冷蔵庫5800を示している。電気冷凍冷蔵庫5800は、筐体5801、冷蔵室用扉5802、冷凍室用扉5803等を有する。
[0375]
 電気冷凍冷蔵庫5800に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫5800を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫5800は、電気冷凍冷蔵庫5800に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫5800に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
[0376]
 本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、IH調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
[0377]
[ゲーム機]
 図27Dは、ゲーム機の一例である携帯ゲーム機5200を示している。携帯ゲーム機は、筐体5201、表示部5202、ボタン5203等を有する。
[0378]
 携帯ゲーム機5200に本発明の一態様のGPU又はチップを適用することによって、低消費電力の携帯ゲーム機5200を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
[0379]
 更に、携帯ゲーム機5200に本発明の一態様のGPU又はチップを適用することによって、人工知能を有する携帯ゲーム機5200を実現することができる。
[0380]
 本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機5200に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
[0381]
 また、携帯ゲーム機5200で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、1人でもゲームを行うことができる。
[0382]
 図27Dでは、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一態様のGPU又はチップを適用するゲーム機はこれに限定されない。本発明の一態様のGPU又はチップを適用するゲーム機としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設(ゲームセンター、遊園地など)に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
[0383]
[移動体]
 本発明の一態様のGPU又はチップは、移動体である自動車、及び自動車の運転席周辺に適用することができる。
[0384]
 図27E1は移動体の一例である自動車5700を示し、図27E2は、自動車の室内におけるフロントガラス周辺を示す図である。図27E2では、ダッシュボードに取り付けられた表示パネル5701、表示パネル5702、表示パネル5703の他、ピラーに取り付けられた表示パネル5704を図示している。
[0385]
 表示パネル5701乃至表示パネル5703は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、空調の設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル5701乃至表示パネル5703は、照明装置として用いることも可能である。
[0386]
 表示パネル5704には、自動車5700に設けられた撮像装置(図示しない)からの映像を映し出すことによって、ピラーで遮られた視界(死角)を補完することができる。すなわち、自動車5700の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル5704は、照明装置として用いることもできる。
[0387]
 本発明の一態様のGPU又はチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車5700の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル5701乃至表示パネル5704には、道路案内、危険予測などの情報を表示する構成としてもよい。
[0388]
 なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体(ヘリコプター、無人航空機(ドローン)、飛行機、ロケット)なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
[0389]
[放送システム]
 本発明の一態様のGPU又はチップは、放送システムに適用することができる。
[0390]
 図27Fは、放送システムにおけるデータ伝送を模式的に示している。具体的には、図27Fは、放送局5680から送信された電波(放送信号)が、各家庭のテレビジョン受信装置(TV)5600に届くまでの経路を示している。TV5600は、受信装置を備え(図示しない)、アンテナ5650で受信された放送信号は、当該受信装置を介して、TV5600に送信される。
[0391]
 図27Fでは、アンテナ5650は、UHF(Ultra High Frequency)アンテナを図示しているが、アンテナ5650としては、BS・110°CSアンテナ、CSアンテナなども適用できる。
[0392]
 電波5675A、電波5675Bは地上波放送用の放送信号であり、電波塔5670は受信した電波5675Aを増幅して、電波5675Bの送信を行う。各家庭では、アンテナ5650で電波5675Bを受信することで、TV5600で地上波TV放送を視聴することができる。なお、放送システムは、図27Fに示す地上波放送に限定せず、人工衛星を用いた衛星放送、光回線によるデータ放送などとしてもよい。
[0393]
 上述した放送システムは、本発明の一態様のチップを適用して、人工知能を利用した放送システムとしてもよい。放送局5680から各家庭のTV5600に放送データを送信するとき、エンコーダによって放送データの圧縮が行われ、アンテナ5650が当該放送データを受信したとき、TV5600に含まれる受信装置のデコーダによって当該放送データの復元が行われる。人工知能を利用することによって、例えば、エンコーダの圧縮方法の一である動き補償予測において、表示画像に含まれる表示パターンの認識を行うことができる。また、人工知能を利用したフレーム内予測などを行うこともできる。また、例えば、解像度の低い放送データを受信して、解像度の高いTV5600で当該放送データの表示を行うとき、デコーダによる放送データの復元において、アップコンバートなどの画像の補間処理を行うことができる。
[0394]
 上述した人工知能を利用した放送システムは、放送データの量が増大する超高精細度テレビジョン(UHDTV:4K、8K)放送に対して好適である。
[0395]
 また、TV5600側における人工知能の応用として、例えば、TV5600に人工知能を有する録画装置を設けてもよい。このような構成にすることによって、当該録画装置にユーザの好みを人工知能に学習させることで、ユーザの好みにあった番組を自動的に録画することができる。
[0396]
 本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
[0397]
 本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
実施例
[0398]
 本実施例では、トランジスタ200のソース電極、およびドレイン電極を有する試料Aおよび試料Bを作製し、当該試料のチャネル幅方向の断面STEM像の撮影と、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)による分析を日立ハイテクノロジーズ製「HD−2700」を用いて、行った。
[0399]
 試料の作製方法について説明する。まず、シリコン基板上に、CVD法により、酸化窒化シリコンを300nmの膜厚で成膜した。次に、スパッタリング法により、第1の酸化物として、In:Ga:Zn=1:3:4[原子数比]のターゲットを用いて、膜厚5nmで成膜した。次に、第2の酸化物として、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて、膜厚15nmの膜厚で成膜した。次に、第3の酸化物として、In:Ga:Zn=1:3:4[原子数比]のターゲットを用いて、膜厚2nmで成膜した。なお、第1乃至第3の酸化物は、減圧下で連続的に成膜した。
[0400]
 次に、窒素雰囲気にて、400℃の温度で1時間の加熱処理と、酸素雰囲気にて、400℃の温度で1時間の加熱処理を連続して行った。次に、スパッタリング法により、第1の窒化タンタルを20nmの膜厚で成膜した。次に、ALD法により、第1の酸化アルミニウムを5nmの膜厚で成膜した。 次に、スパッタリング法により、第2の窒化タンタルを15nmの膜厚で成膜した。
[0401]
 次にリソグラフィー法により、レジストマスクを形成し、レジストマスクをエッチングマスクとして、第1の窒化タンタルの一部、第1の酸化アルミニウムの一部、および第2の窒化タンタルの一部をドライエッチング法によりエッチングした。ここで、レジストマスクは除去された。
[0402]
 次に、第2の窒化タンタルをエッチングマスクとして、第1乃至第3の酸化物の一部をドライエッチング法によってエッチングした。
[0403]
 次に、試料Aは、スパッタリング法によって、第2の酸化アルミニウムを5nmの膜厚で成膜した。試料Bは、スパッタリング法によって、第2の酸化アルミニウムを7nmの膜厚で成膜した。ここで、試料Aを試料A−1、および試料A−2に分断した。また、試料Bを試料B−1、および試料B−2に分断した。
[0404]
 次に、試料A−2、および試料B−2では、ドライエッチング法によって、第2の酸化アルミニウム、及び第2の窒化タンタルを異方性エッチングした。なお、試料A−2と試料B−2の異方性エッチングの時間は、第2の酸化アルミニウムの膜厚に合わせてそれぞれ設定した。以上により、試料A−1、試料A−2、試料B−1、および試料B−2を作製した。
[0405]
 次に、試料A−1、試料A−2、試料B−1、および試料B−2のチャネル幅方向の断面STEM像の撮影およびEDXマッピング分析によるアルミニウムの分布を観察した。
[0406]
 図28Aに試料A−1の断面STEM像、図28BにEDXマッピング分析によるアルミニウムの分布を示す。図29Aに試料A−2の断面STEM像、図29BにEDXマッピング分析によるアルミニウムの分布を示す。図30Aに試料B−1の断面STEM像、図30BにEDXマッピング分析によるアルミニウムの分布を示す。図31Aに試料B−2の断面STEM像、図31BにEDXマッピング分析によるアルミニウムの分布を示す。
[0407]
 図28A、図28Bに示すように、試料A−1の第2の酸化アルミニウムの膜厚は5nmであるが、酸化窒化シリコン上の第1乃至第3の酸化物、第1の窒化タンタル、第1の酸化アルミニウム、および第2の窒化タンタルの積層体に良好な被覆性で成膜されていることが解った。また、図29A、図29Bに示すように、第2の酸化アルミニウム、および第2の窒化タンタルを異方性エッチングした試料A−2では、第2の酸化アルミニウムは、少なくとも第1乃至第3の酸化物の側面、および第1の窒化タンタルの側面に接するように形成されていることを確認した。
[0408]
 また、図30A、図30Bに示すように、試料B−1の第2の酸化アルミニウムの膜厚は7nmであるが、酸化窒化シリコン上の第1乃至第3の酸化物、第1の窒化タンタル、第1の酸化アルミニウム、および第2の窒化タンタルの積層体に良好な被覆性で成膜されていることが解った。また、図31A、図31Bに示すように、第2の酸化アルミニウム、および第2の窒化タンタルを異方性エッチングした試料B−2では、第2の酸化アルミニウムは、少なくとも第1乃至第3の酸化物の側面、および第1の窒化タンタルの側面に接するように形成されていることを確認した。
[0409]
 以上、本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。

符号の説明

[0410]
100:容量素子、110:導電体、112:導電体、120:導電体、130:絶縁体、150:絶縁体、200:トランジスタ、200_n:トランジスタ、200_1:トランジスタ、205:導電体、205a:導電体、205b:導電体、210:絶縁体、212:絶縁体、214:絶縁体、216:絶縁体、217:絶縁体、218:導電体、222:絶縁体、224:絶縁体、230:酸化物、230a:酸化物、230A:酸化膜、230b:酸化物、230B:酸化膜、230c:酸化物、230C:酸化膜、230n:領域、240:導電体、240a:導電体、240b:導電体、241:絶縁体、241a:絶縁体、241b:絶縁体、242:導電体、242a:導電体、242A:導電膜、242b:導電体、242B:導電体層、243:酸化物、243a:酸化物、243A:酸化膜、243b:酸化物、243B:酸化物層、246:導電体、246a:導電体、246b:導電体、247A:導電膜、247B:導電体層、250:絶縁体、250A:絶縁膜、255a:開口、255b:開口、260:導電体、260a:導電体、260Aa:導電膜、260Ab:導電膜、260b:導電体、265:封止部、265a:封止部、265b:封止部、272:絶縁体、272a:絶縁体、272A:絶縁膜、272b:絶縁体、272B:絶縁体層、273:絶縁体、273a:絶縁体、273A:絶縁膜、273b:絶縁体、273B:絶縁体層、274:絶縁体、280:絶縁体、282:絶縁体、283:絶縁体、300:トランジスタ、311:基板、313:半導体領域、314a:低抵抗領域、314b:低抵抗領域、315:絶縁体、316:導電体、320:絶縁体、322:絶縁体、324:絶縁体、326:絶縁体、328:導電体、330:導電体、350:絶縁体、352:絶縁体、354:絶縁体、356:導電体、400:トランジスタ、405:導電体、430c:酸化物、431a:酸化物、431b:酸化物、432a:酸化物、432b:酸化物、440:導電体、440a:導電体、440b:導電体、442:導電体、442a:導電体、442b:導電体、443:酸化物、443a:酸化物、443b:酸化物、450:絶縁体、460:導電体、460a:導電体、460b:導電体、472:絶縁体、472a:絶縁体、472b:絶縁体、473:絶縁体、473a:絶縁体、473b:絶縁体、1001:配線、1002:配線、1003:配線、1004:配線、1005:配線、1006:配線、1007:配線、1008:配線、1009:配線、1010:配線

請求の範囲

[請求項1]
 第1の酸化物と、
 前記第1の酸化物上の第1の導電体および第2の導電体と、
 前記第1の導電体上の第1の絶縁体と、
 前記第2の導電体上の第2の絶縁体と、
 前記第1の絶縁体および前記第2の絶縁体上の第3の絶縁体と、
 少なくとも前記第1の酸化物の側面、および前記第1の導電体の側面と接する第4の絶縁体と、
 少なくとも前記第1の酸化物の側面、および前記第2の導電体の側面と接する第5の絶縁体と、
 前記第1の酸化物上で、前記第1の導電体と前記第2の導電体の間に配置される第2の酸化物と、
 前記第2の酸化物上の第6の絶縁体と、
 前記第6の絶縁体上の第3の導電体と、
 前記第3の絶縁体の上面、前記第2の酸化物の上面、前記第6の絶縁体の上面、および前記第3の導電体の上面にそれぞれ接する、第7の絶縁体と、を有し、
 前記第1の酸化物の前記第4の絶縁体と接する領域のキャリア濃度は、前記第1の酸化物の前記第2の酸化物と接する領域のキャリア濃度よりも高く、
 前記第1の酸化物の前記第5の絶縁体と接する領域のキャリア濃度は、前記第1の酸化物の前記第2の酸化物と接する領域のキャリア濃度よりも高い、半導体装置。
[請求項2]
 請求項1において、
 前記第4の絶縁体は、前記第3の絶縁体よりも酸素を透過し難く、
 前記第4の絶縁体は、前記第1の絶縁体よりも酸素を透過し易く、
 前記第5の絶縁体は、前記第3の絶縁体よりも酸素を透過し難く、
 前記第5の絶縁体は、前記第2の絶縁体よりも酸素を透過し易い、半導体装置。
[請求項3]
 請求項1または請求項2において、
 前記第4の絶縁体の膜密度は、前記第1の絶縁体の膜密度より低く、
 前記第5の絶縁体の膜密度は、前記第2の絶縁体の膜密度より低い、半導体装置。
[請求項4]
 請求項1乃至請求項3のいずれか一項において、
 前記第4の絶縁体、および前記第5の絶縁体は、アルミニウム、マグネシウム、タンタルのいずれか一を含む、半導体装置。
[請求項5]
 請求項1乃至請求項4のいずれか一項において、
 前記第1の絶縁体、前記第2の絶縁体、前記第4の絶縁体、および前記第5の絶縁体は、酸化アルミニウムである、半導体装置。
[請求項6]
 基板上に、第1の酸化膜、第1の導電膜、第1の絶縁膜、および第2の導電膜を順に成膜し、
 前記第1の酸化膜、前記第1の導電膜、前記第1の絶縁膜、および前記第2の導電膜を加工して、第1の酸化物、第1の導電体層、第1の絶縁体層、および第2の導電体層を形成し、
 前記第1の酸化物、前記第1の導電体層、前記第1の絶縁体層、および前記第2の導電体層を覆って、第2の絶縁膜を成膜し、
 前記第2の絶縁膜を異方性エッチングすることで、
 少なくとも前記第1の酸化物の側面、および前記第1の導電体層の側面に接する第1の絶縁体を形成し、
 前記第2の導電体層を除去し、
 前記第1の酸化物、前記第1の導電体層、および前記第1の絶縁体層を覆って、第3の絶縁膜を成膜し、
 前記第1の導電体層、前記第1の絶縁体層、前記第1の絶縁体および前記第3の絶縁膜に前記第1の酸化物が露出する開口を形成することで、
 第1の導電体、第2の導電体、第2の絶縁体、第3の絶縁体、第4の絶縁体、第5の絶縁体および第6の絶縁体を形成し、
 第2の酸化膜、第4の絶縁膜および第3の導電膜を順に成膜し、
 平坦化処理を行うことによって、前記第2の酸化膜、前記第4の絶縁膜および前記第3の導電膜を前記第6の絶縁体の一部が露出するまで除去し、第2の酸化物、第7の絶縁体および第3の導電体を形成し、
 前記第6の絶縁体、前記第2の酸化物、前記第7の絶縁体、および前記第3の導電体上に第5の絶縁膜を成膜する、半導体装置の作製方法。

図面

[ 図 1A]

[ 図 1B]

[ 図 1C]

[ 図 1D]

[ 図 2]

[ 図 3A]

[ 図 3B]

[ 図 3C]

[ 図 3D]

[ 図 4A]

[ 図 4B]

[ 図 4C]

[ 図 4D]

[ 図 5A]

[ 図 5B]

[ 図 5C]

[ 図 5D]

[ 図 6A]

[ 図 6B]

[ 図 6C]

[ 図 6D]

[ 図 7A]

[ 図 7B]

[ 図 7C]

[ 図 7D]

[ 図 8A]

[ 図 8B]

[ 図 8C]

[ 図 8D]

[ 図 9A]

[ 図 9B]

[ 図 9C]

[ 図 9D]

[ 図 10A]

[ 図 10B]

[ 図 10C]

[ 図 10D]

[ 図 11A]

[ 図 11B]

[ 図 11C]

[ 図 11D]

[ 図 12A]

[ 図 12B]

[ 図 12C]

[ 図 12D]

[ 図 13A]

[ 図 13B]

[ 図 13C]

[ 図 13D]

[ 図 14A]

[ 図 14B]

[ 図 14C]

[ 図 14D]

[ 図 15A]

[ 図 15B]

[ 図 15C]

[ 図 15D]

[ 図 16A]

[ 図 16B]

[ 図 16C]

[ 図 16D]

[ 図 17A]

[ 図 17B]

[ 図 17C]

[ 図 17D]

[ 図 18A]

[ 図 18B]

[ 図 18C]

[ 図 18D]

[ 図 19A]

[ 図 19B]

[ 図 19C]

[ 図 19D]

[ 図 20A]

[ 図 20B]

[ 図 21]

[ 図 22]

[ 図 23A]

[ 図 23B]

[ 図 24A]

[ 図 24B]

[ 図 24C]

[ 図 24D]

[ 図 24E]

[ 図 24F]

[ 図 24G]

[ 図 24H]

[ 図 25A]

[ 図 25B]

[ 図 26A]

[ 図 26B]

[ 図 26C]

[ 図 26D]

[ 図 26E]

[ 図 27A]

[ 図 27B]

[ 図 27C]

[ 図 27D]

[ 図 27E1]

[ 図 27E2]

[ 図 27F]

[ 図 28A]

[ 図 28B]

[ 図 29A]

[ 図 29B]

[ 図 30A]

[ 図 30B]

[ 図 31A]

[ 図 31B]