処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020105633 - 半導体パッケージ基板およびその製造方法

公開番号 WO/2020/105633
公開日 28.05.2020
国際出願番号 PCT/JP2019/045274
国際出願日 19.11.2019
IPC
H01L 25/18 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
18装置がグループH01L27/00~H01L51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
H01L 25/04 2014.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
03すべての装置がグループH01L27/00~H01L51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04個別の容器を持たない装置
H05K 3/46 2006.01
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3印刷回路を製造するための装置または方法
46多重層回路の製造
CPC
H01L 25/04
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; ; Multistep manufacturing processes thereof
03all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
04the devices not having separate containers
H01L 25/18
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; ; Multistep manufacturing processes thereof
18the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L51/00
H05K 3/46
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3Apparatus or processes for manufacturing printed circuits
46Manufacturing multilayer circuits
出願人
  • 凸版印刷株式会社 TOPPAN PRINTING CO.,LTD. [JP]/[JP]
発明者
  • ▲高▼城 総夫 TAKAGI Fusao
代理人
  • 廣瀬 一 HIROSE Hajime
  • 宮坂 徹 MIYASAKA Toru
優先権情報
2018-21763620.11.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR PACKAGE SUBSTRATE AND METHOD FOR PRODUCING SAME
(FR) SUBSTRAT DE BOÎTIER À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE PRODUCTION
(JA) 半導体パッケージ基板およびその製造方法
要約
(EN)
The present invention comprises a first principal surface on which a semiconductor device is mounted, and a second principal surface for forming an external connection terminal for electrically connecting to a printed wiring board. A first wiring layer is formed in one or more layers on the first principal surface side. The first wiring layer is provided with a first insulating resin layer (110) and a first conductor circuit layer (130). The first conductor circuit layer is provided with a via hole section (141) and a wiring section (142). A seed metal layer is formed on three surfaces of surfaces where the first insulating resin layer and the wiring section in the first conductor circuit layer are grounded. A second wiring layer is formed in one or more layers on the second principal surface side. The second wiring layer is provided with a second insulating resin layer (170) and with a second conductor circuit layer of a via hole section (191) and a wiring section (190). A seed metal layer is formed on only one surface of a surface where the wiring section in the second conductor circuit layer and the second insulating resin layer are grounded.
(FR)
La présente invention fait appel à une première surface principale sur laquelle est monté un dispositif à semi-conducteurs, et à une seconde surface principale pour former une borne de connexion externe de connexion électrique à une carte de circuit imprimé. Une première couche de câblage est formée dans une ou plusieurs couches du côté première surface principale. La première couche de câblage est pourvue d'une première couche de résine isolante (110) et d'une première couche de circuit conducteur (130). La première couche de circuit conducteur est pourvue d'une section de trou d'interconnexion (141) et d'une section de câblage (142). Une couche de germe métallique est formée sur trois surfaces de surfaces où sont mises à la masse la première couche de résine isolante et la section de câblage située dans la première couche de circuit conducteur. Une seconde couche de câblage est formée dans une ou plusieurs couches du côté seconde surface principale. La seconde couche de câblage est pourvue d'une seconde couche de résine isolante (170) et d'une seconde couche de circuit conducteur d'une section de trou d'interconnexion (191) et d'une section de câblage (190). Une couche de germe métallique n'est formée que sur une surface d'une surface où sont mises à la masse la section de câblage située dans la seconde couche de circuit conducteur et la seconde couche de résine isolante.
(JA)
半導体装置が搭載される第一主面と、印刷配線板と電気的に接続するための外部接続端子を形成する第二主面とを有する。第一主面側に1層以上の第一配線層が形成されている。第一配線層は第一絶縁樹脂層(110)と第一導体回路層(130)を備え、第一導体回路層はビアホール部(141)と配線部(142)を備える。第一絶縁樹脂層と第一導体回路層中の配線部との接地する面の3面にシード金属層が形成され、第二主面側に1層以上の第二配線層が形成されている。第二配線層は第二絶縁樹脂層(170)とビアホール部(191)及び配線部(190)の第二導体回路層とを備え、第二導体回路層中の配線部と第二絶縁樹脂層とが接地する面の1面のみにシード金属層が形成されている。
他の公開
国際事務局に記録されている最新の書誌情報