処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020105542 - 半導体装置

公開番号 WO/2020/105542
公開日 28.05.2020
国際出願番号 PCT/JP2019/044711
国際出願日 14.11.2019
IPC
H01L 23/48 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
48動作中の固体本体からまたは固体本体へ電流を導く装置,例.リードまたは端子装置
H01L 25/07 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
03すべての装置がグループH01L27/00~H01L51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04個別の容器を持たない装置
07装置がグループH01L29/00に分類された型からなるもの
CPC
H01L 23/48
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements
H01L 25/07
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; ; Multistep manufacturing processes thereof
03all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
04the devices not having separate containers
07the devices being of a type provided for in group H01L29/00
出願人
  • ローム株式会社 ROHM CO., LTD. [JP]/[JP]
発明者
  • 那須 賢太郎 NASU Kentaro
代理人
  • 吉田 稔 YOSHIDA Minoru
  • 小淵 景太 KOBUCHI Keita
優先権情報
2018-21645819.11.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN)
This semiconductor device is provided with a first semiconductor element and a second semiconductor element. Each of the semiconductor elements has an element main surface and an element back surface and is provided with an element first electrode disposed at the element back surface and an element second electrode disposed at the element main surface. The semiconductor device is provided with: a first lead that has a lead main surface and a lead back surface; an insulating layer that covers the first lead, the first semiconductor element, and the second semiconductor element; a first electrode that is conductive to the element second electrode of the first semiconductor element; and a second electrode that is conductive to the first lead. The first semiconductor element and the first lead are joined together in a state in which the element back surface of the first semiconductor element and the lead main surface face each other. The second semiconductor element and the first lead are joined together in a state in which the element back surface of the second semiconductor element and the lead back surface face each other.
(FR)
L'invention concerne un dispositif à semi-conducteur comprenant un premier élément semi-conducteur et un second élément semi-conducteur. Chacun des éléments semi-conducteur a une surface principale d'élément et une surface arrière d'élément et comporte une première électrode d'élément disposée au niveau de la surface arrière d'élément et une seconde électrode d'élément disposée au niveau de la surface principale d'élément. Le dispositif à semi-conducteur comporte : un premier conducteur qui a une surface principale de conducteur et une surface arrière de conducteur ; une couche isolante qui recouvre le premier conducteur, le premier élément semi-conducteur, et le second élément semi-conducteur ; une première électrode qui est conductrice à la seconde électrode d'élément du premier élément semi-conducteur ; et une seconde électrode qui est conductrice au premier conducteur. Le premier élément semi-conducteur et le premier conducteur sont assemblés l'un à l'autre dans un état dans lequel la surface arrière d'élément du premier élément semi-conducteur et la surface principale de conducteur se font face. Le second élément semi-conducteur et le premier conducteur sont assemblés l'un à l'autre dans un état dans lequel la surface arrière d'élément du second élément semi-conducteur et la surface arrière de conducteur se font face l'une à l'autre.
(JA)
半導体装置は、第1半導体素子および第2半導体素子を備えており、各半導体素子は、素子主面および素子裏面を有し、さらに前記素子裏面に配置された素子第1電極と、前記素子主面に配置された素子第2電極とを備える。また、半導体装置は、リード主面およびリード裏面を有する第1リードと、前記第1リード、前記第1半導体素子および前記第2半導体素子を覆う絶縁層と、前記第1半導体素子の前記素子第2電極に導通する第1電極と、前記第1リードに導通する第2電極とを備える。前記第1半導体素子の前記素子裏面と前記リード主面とが対向する姿勢で、前記第1半導体素子と前記第1リードとが接合される。前記第2半導体素子の前記素子裏面と前記リード裏面とが対向する姿勢で、前記第2半導体素子と前記第1リードとが接合される。
国際事務局に記録されている最新の書誌情報