処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020105482 - 半導体パッケージの製造方法及びそれに用いられる粘着シート

公開番号 WO/2020/105482
公開日 28.05.2020
国際出願番号 PCT/JP2019/044081
国際出願日 11.11.2019
IPC
H01L 23/12 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
12マウント,例.分離できない絶縁基板
H05K 3/46 2006.01
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3印刷回路を製造するための装置または方法
46多重層回路の製造
CPC
H01L 23/12
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
12Mountings, e.g. non-detachable insulating substrates
H05K 3/46
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3Apparatus or processes for manufacturing printed circuits
46Manufacturing multilayer circuits
出願人
  • 三井金属鉱業株式会社 MITSUI MINING & SMELTING CO., LTD. [JP]/[JP]
発明者
  • 中村 利美 NAKAMURA Toshimi
  • 佐藤 哲朗 SATO Tetsuro
代理人
  • 高村 雅晴 TAKAMURA Masaharu
  • 加島 広基 KASHIMA Hiromoto
  • 長谷川 悠 HASEGAWA Yu
優先権情報
2018-21836321.11.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR PACKAGE MANUFACTURING METHOD, AND ADHESIVE SHEET USED THEREIN
(FR) PROCÉDÉ DE FABRICATION DE BOÎTIER DE SEMI-CONDUCTEUR, ET FEUILLE ADHÉSIVE UTILISÉE DANS LEDIT PROCÉDÉ
(JA) 半導体パッケージの製造方法及びそれに用いられる粘着シート
要約
(EN)
A semiconductor package manufacturing method is provided which can effectively suppress unintended peeling of a reinforcement sheet and contamination of a liquid chemical used in a pretreatment step. This manufacturing method involves: a step for preparing an adhesive sheet which is provided with a base sheet and a soluble adhesive layer and an embankment adhesive layer on at least one surface of the base sheet; a step for creating a first laminate body provided with a rewiring layer; a step for using the adhesive sheet to obtain a second laminate body comprising a second support substrate bonded on the rewiring layer-side surface of the first laminate body with an adhesive layer interposed therebetween; a step for peeling the first support substrate from the second laminate body to obtain a third laminate body; a step for pretreating the third laminate body; a step for mounting a semiconductor chip on the surface of the rewiring layer which has been pretreated; a step for immersing the third laminate body mounted with the semiconductor chip in a solution to dissolve or soften the adhesive layer; and a step for peeling the second support substrate from the third laminate body in a state in which the adhesive layer has been dissolved or softened, to obtain a semiconductor package.
(FR)
L'invention concerne un procédé de fabrication de boîtier de semi-conducteur qui permet de supprimer efficacement le décollement accidentel d'une feuille de renfort et la contamination d'un produit chimique liquide utilisé dans une étape de prétraitement. Ce procédé de fabrication comprend : une étape consistant à préparer une feuille adhésive qui est pourvue d'une feuille de base et d'une couche adhésive soluble et d'une couche adhésive de remblai sur au moins une surface de la feuille de base ; une étape consistant à créer un premier corps stratifié pourvu d'une couche de recâblage ; une étape consistant à utiliser la feuille adhésive de façon à obtenir un deuxième corps stratifié comprenant un second substrat de support lié sur la surface côté couche de recâblage du premier corps stratifié au moyen d'une couche adhésive interposée entre eux ; une étape consistant à décoller le premier substrat de support du deuxième corps stratifié de façon à obtenir un troisième corps stratifié ; une étape consistant à pré-traiter le troisième corps stratifié ; une étape consistant à monter une puce semi-conductrice sur la surface de la couche de recâblage qui a été pré-traitée ; une étape consistant à immerger le troisième corps stratifié équipé de la puce semi-conductrice dans une solution de façon à dissoudre ou à ramollir la couche adhésive ; et une étape consistant à décoller le second substrat de support du troisième corps stratifié dans un état où la couche adhésive a été dissoute ou ramollie, de façon à obtenir un boîtier de semi-conducteur.
(JA)
前処理工程等で用いられる薬液の汚染及び補強シートの意図せぬ剥離を効果的に抑制可能な、半導体パッケージの製造方法が提供される。この製造方法は、基材シートと、基材シートの少なくとも一方の面に可溶性粘着層と築堤粘着層とを備えた粘着シートを用意する工程と、再配線層を備えた第1積層体を作製する工程と、粘着シートを用いて第1積層体の再配線層側の表面に第2支持基板が粘着層を介して結合された第2積層体を得る工程と、第2積層体から第1支持基板を剥離して第3積層体を得る工程と、第3積層体に前処理を行う工程と、前処理が施された再配線層の表面に半導体チップを実装する工程と、半導体チップが実装された第3積層体を溶液に浸漬して粘着層を溶解又は軟化させる工程と、粘着層が溶解又は軟化された状態で、第3積層体から第2支持基板を剥離して、半導体パッケージを得る工程とを含む。
国際事務局に記録されている最新の書誌情報