処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020105116 - ロック検出回路及び位相同期回路

公開番号 WO/2020/105116
公開日 28.05.2020
国際出願番号 PCT/JP2018/042815
国際出願日 20.11.2018
IPC
H03L 7/095 2006.01
H電気
03基本電子回路
L電子的振動またはパルス発生器の自動制御,起動,同期または安定化
7周波数または位相の自動制御;同期
06周波数または位相ロックループに加えられる基準信号を用いるもの
08位相ロックループの細部
085出力信号のろ波又は増幅を含む主として周波数または位相検出装置に関するもの
095ロック検出器を用いるもの
CPC
H03L 7/095
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
08Details of the phase-locked loop
085concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
095using a lock detector
出願人
  • 三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP]/[JP]
発明者
  • 堤 恒次 TSUTSUMI, Koji
  • 池田 翔 IKEDA, Sho
代理人
  • 田澤 英昭 TAZAWA, Hideaki
  • 濱田 初音 HAMADA, Hatsune
  • 中島 成 NAKASHIMA, Nari
  • 坂元 辰哉 SAKAMOTO, Tatsuya
  • 辻岡 将昭 TSUJIOKA, Masaaki
  • 井上 和真 INOUE, Kazuma
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) LOCK DETECTION CIRCUIT AND PHASE-LOCKED LOOP CIRCUIT
(FR) CIRCUIT DE DÉTECTION DE VERROUILLAGE ET CIRCUIT À BOUCLE À VERROUILLAGE DE PHASE
(JA) ロック検出回路及び位相同期回路
要約
(EN)
A lock detection circuit (10) is configured to be provided with: an integration circuit (11) that integrates the phase difference between a frequency-divided signal and a reference signal in a VCO (5) during a particular time period within a transient response time period of an output signal of the VCO (5) and integrates the phase difference between the frequency-divided signal and the reference signal in the VCO (5) during a particular time period within a convergence time period of the output signal of the VCO (5); and a convergence degree calculation circuit (17) that calculates a degree to which the output signal of the VCO (5) has converged from a result of the integration of the phase difference by the integration circuit (11) during the particular time period within the transient response time period and from a result of the integration of the phase difference by the integration circuit (11) during the particular time period within the convergence time period.
(FR)
Un circuit de détection de verrouillage (10) est configuré pour être pourvu : d'un circuit d'intégration (11) qui intègre la différence de phase entre un signal divisé en fréquence et un signal de référence dans un VCO (5) pendant une période de temps particulière dans une période de temps de réponse transitoire d'un signal de sortie du VCO (5) et intègre la différence de phase entre le signal divisé en fréquence et le signal de référence dans le VCO (5) pendant une période de temps particulière dans une période de temps de convergence du signal de sortie du VCO (5) ; et un circuit de calcul de degré de convergence (17) qui calcule un degré auquel le signal de sortie du VCO (5) a convergé à partir d'un résultat de l'intégration de la différence de phase par le circuit d'intégration (11) pendant la période de temps particulière dans la période de temps de réponse transitoire et à partir d'un résultat de l'intégration de la différence de phase par le circuit d'intégration (11) pendant la période de temps particulière dans la période de temps de convergence.
(JA)
VCO(5)の出力信号における過渡応答期間内の一定期間中に、VCO(5)における分周信号と基準信号との位相差を積分し、VCO(5)の出力信号における収束期間内の一定期間中に、分周信号と基準信号との位相差を積分する積分回路(11)と、過渡応答期間内の一定期間中の積分回路(11)における位相差の積分結果と、収束期間内の一定期間中の積分回路(11)における位相差の積分結果とから、VCO(5)の出力信号が収束している度合を算出する収束度合算出回路(17)とを備えるように、ロック検出回路(10)を構成した。
国際事務局に記録されている最新の書誌情報