処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020105095 - 光半導体装置および光半導体装置の製造方法

公開番号 WO/2020/105095
公開日 28.05.2020
国際出願番号 PCT/JP2018/042689
国際出願日 19.11.2018
IPC
H01S 5/227 2006.01
H電気
01基本的電気素子
S光を増幅または生成するために,放射の誘導放出による光増幅を用いた装置;光領域以外の電磁放射の誘導放出を用いた装置
5半導体レーザ
20半導体本体の光を導波する構造または形状
22リッジまたはストライプ構造を有するもの
227埋込みメサ構造のもの
H01S 5/12 2006.01
H電気
01基本的電気素子
S光を増幅または生成するために,放射の誘導放出による光増幅を用いた装置;光領域以外の電磁放射の誘導放出を用いた装置
5半導体レーザ
10光共振器の構造または形状
12周期構造を有する共振器,例.分布帰還型レーザにおけるもの
CPC
H01S 5/12
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
5Semiconductor lasers
10Construction or shape of the optical resonator ; , e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
12the resonator having a periodic structure, e.g. in distributed feed-back [DFB] lasers
H01S 5/227
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
5Semiconductor lasers
20Structure or shape of the semiconductor body to guide the optical wave ; ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
22having a ridge or stripe structure
227Buried mesa structure ; ; Striped active layer
出願人
  • 三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP]/[JP]
発明者
  • 前原 宏昭 MAEHARA Hiroaki
  • 淵田 歩 FUCHIDA Ayumi
代理人
  • 大岩 増雄 OIWA Masuo
  • 村上 啓吾 MURAKAMI Keigo
  • 竹中 岑生 TAKENAKA Mineo
  • 吉澤 憲治 YOSHIZAWA Kenji
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) OPTICAL SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING OPTICAL SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR OPTIQUE ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR OPTIQUE
(JA) 光半導体装置および光半導体装置の製造方法
要約
(EN)
The present invention comprises: an n-type second buried layer (8) having a current confinement window (8a) in which portions protruding toward the top of a ridge stripe (5) face each other at intervals; a p-type second cladding layer (9) for embedding the n-type second buried layer (8a) together with the current confinement window (8a); and a diffraction grating (6) in which a λ/4 phase shift (6q) is disposed at an intermediate portion in the light propagation direction (Dr). The present invention is configured such that the cross-sectional shape of the current confinement window (8a) changes according to the position in the light propagation direction (Dr), and the resistance (R) of a current path from the p-type second cladding layer (9) to the p-type first cladding layer (4) through the current confinement window (8a) becomes minimum in the region where the λ/4 phase shift (6q) is disposed.
(FR)
La présente invention comprend : une seconde couche enterrée de type n (8) ayant une fenêtre de confinement de courant (8a) dans laquelle des parties faisant saillie vers le sommet d'une bande de crête (5) se font face à intervalles ; une seconde couche de gainage de type p (9) pour incorporer la seconde couche enterrée de type n (8a) avec la fenêtre de confinement de courant (8a) ; et un réseau de diffraction (6) dans lequel un décalage de phase λ/4 (6q) est disposé au niveau d'une partie intermédiaire dans la direction de propagation de lumière (Dr). La présente invention est conçue de telle sorte que la forme en coupe transversale de la fenêtre de confinement de courant (8a) change en fonction de la position dans la direction de propagation de la lumière (Dr), et que la résistance (R) d'un trajet de courant à partir de la seconde couche de gainage de type p (9) vers la première couche de gainage de type p (4) à travers la fenêtre de confinement de courant (8a) devient minimale dans la région où le décalage de phase λ/4 (6q) est disposé.
(JA)
リッジストライプ(5)の頂部に向けてせり出した部分が間隔をあけて対向する電流狭窄窓(8a)を有するn型第二埋め込み層(8)と、電流狭窄窓(8a)とともにn型第二埋め込み層(8a)を埋め込むp型第二クラッド層(9)と、光進行方向(Dr)における中間部分にλ/4位相シフト(6q)が配置された回折格子(6)と、を備え、光進行方向(Dr)における位置に応じて電流狭窄窓(8a)の断面形状が変化し、電流狭窄窓(8a)を介したp型第二クラッド層(9)からp型第一クラッド層(4)への電流経路の抵抗(R)が、λ/4位相シフト(6q)が配置された領域において最小となるように構成した。
国際事務局に記録されている最新の書誌情報