処理中

しばらくお待ちください...

設定

設定

Goto Application

1. WO2020095140 - 半導体装置、及び電子機器

公開番号 WO/2020/095140
公開日 14.05.2020
国際出願番号 PCT/IB2019/059204
国際出願日 28.10.2019
IPC
G06G 7/16 2006.01
G物理学
06計算;計数
Gアナログ計算機
7計算動作が電気的または磁気的量を変化させることにより行われる装置
12計算動作を行なう装置,例.そのために特に適用された増幅器
16乗算または除算用のもの
G06G 7/60 2006.01
G物理学
06計算;計数
Gアナログ計算機
7計算動作が電気的または磁気的量を変化させることにより行われる装置
48特定のプロセス,システムまたは装置のためのアナログ計算機,例.シミュレータ
60生体のためのもの,例.神経系統用
H01L 21/8234 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
H01L 27/06 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
06複数の個々の構成部品を反復しない形で含むもの
H01L 21/8242 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
8239メモリ構造
8242ダイナミックランダムアクセスメモリ構造(DRAM)
H01L 27/108 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
10複数の個々の構成部品を反復した形で含むもの
105電界効果構成部品を含むもの
108ダイナミックランダムアクセスメモリ構造
出願人
  • 株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP]/[JP]
発明者
  • 木村肇 KIMURA, Hajime
  • 黒川義元 KUROKAWA, Yoshiyuki
優先権情報
2018-21062808.11.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE AND ELECTRONIC APPARATUS
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET APPAREIL ÉLECTRONIQUE
(JA) 半導体装置、及び電子機器
要約
(EN)
The present invention provides a semiconductor device with which it is possible to perform sum-of-product arithmetic with low power consumption. A semiconductor device having a first and a second circuit, the first circuit having a first hold node, and the second circuit having a second hold node. The first circuit is electrically connected to a first and a second input wiring and to a first and a second wiring, and the second circuit is electrically connected to the first and the second input wiring and to the first and the second wiring. Each of the first and second circuits has a function for holding first and second potentials corresponding to first data at the first and second hold nodes. When a potential corresponding to second data is inputted to the first and second input wirings, the first circuit outputs a current to one of the first and second wirings and the second circuit outputs a current to the other of the first and second wirings. The currents outputted to the first and second wirings by the first and second circuits are determined in accordance with the first and second potentials held at the first and second hold nodes.
(FR)
La présente invention concerne un dispositif à semi-conducteur qui permet de réaliser une arithmétique de somme de produit avec une faible consommation d'énergie. Un dispositif à semi-conducteur ayant un premier et un second circuit, le premier circuit ayant un premier noeud de maintien, et le second circuit ayant un second nœud de maintien. Le premier circuit est électriquement connecté à un premier et un second câblage d'entrée et à un premier et un second câblage, et le second circuit est électriquement connecté au premier et au second câblage d'entrée et au premier et au second câblage. Chacun des premier et second circuits a des fonctions pour maintenir des premier et second potentiels correspondant à des premières données au niveau des premier et second nœuds de maintien. Lorsqu'un potentiel correspondant aux secondes données est entré dans les premier et second câblages d'entrée, le premier circuit fournit un courant à l'un parmi le premier câblage et le second câblage, et le second circuit fournit un courant à l'autre parmi le premier câblage et le second câblage. Les courants fournis aux premier et second câblages par les premier et second circuits sont déterminés en fonction des premier et second potentiels maintenus au niveau des premier et second nœuds de maintien.
(JA)
要約書 少ない消費電力で積和演算が可能な半導体装置を提供する。 第1、第2回路を有する半導体装置であって、第1回路は、第1保持ノードを有し、第2回路は、 第2保持ノードを有する。第1回路は、第1、第2入力配線と、第1、第2配線と、に電気的に接 続され、第2回路は、第1、第2入力配線と、第1、第2配線と、に電気的に接続され、第1、第 2回路のそれぞれは、第1データに応じた第1、第2電位を第1、第2保持ノードに保持する機能 を有する。第1、第2入力配線に、第2データに応じた電位が入力されることによって、第1回路 は、第1配線又は第2配線の一方に電流を出力し、第2回路は、第1配線又は第2配線の他方に電 流を出力する。第1、第2回路が第1配線又は第2配線に出力する電流は、第1、第2保持ノード に保持されている第1、第2電位に応じて決まる。
国際事務局に記録されている最新の書誌情報