処理中

しばらくお待ちください...

設定

設定

Goto Application

1. WO2020085251 - 半導体装置製造方法

公開番号 WO/2020/085251
公開日 30.04.2020
国際出願番号 PCT/JP2019/041189
国際出願日 18.10.2019
IPC
H01L 25/065 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
03すべての装置がグループH01L27/00~H01L51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04個別の容器を持たない装置
065装置がグループH01L27/00に分類された型からなるもの
H01L 25/07 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
03すべての装置がグループH01L27/00~H01L51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04個別の容器を持たない装置
07装置がグループH01L29/00に分類された型からなるもの
H01L 25/18 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
18装置がグループH01L27/00~H01L51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
CPC
H01L 25/065
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; ; Multistep manufacturing processes thereof
03all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
04the devices not having separate containers
065the devices being of a type provided for in group H01L27/00
H01L 25/07
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; ; Multistep manufacturing processes thereof
03all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
04the devices not having separate containers
07the devices being of a type provided for in group H01L29/00
H01L 25/18
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; ; Multistep manufacturing processes thereof
18the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L51/00
出願人
  • 株式会社ダイセル DAICEL CORPORATION [JP]/[JP]
発明者
  • 辻直子 TSUJI, Naoko
  • 山川章 YAMAKAWA, Akira
  • 隅田克彦 SUMITA, Katsuhiko
代理人
  • 特許業務法人後藤特許事務所 GOTO & CO.
優先権情報
2018-19900923.10.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD 
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR 
(JA) 半導体装置製造方法
要約
(EN)
Provided is a technique within a semiconductor device manufacturing method in which semiconductor elements are layered in a multilayered manner by layering wafers that have semiconductor elements formed therein, said technique being appropriate for efficiently manufacturing semiconductor devices while suppressing warping of a wafer layered body. This semiconductor device manufacturing method includes a preparation step, a thinning step, and a bonding step. In the preparation step, a plurality of first wafer layered bodies are prepared. Each first wafer layered body includes a first wafer and a second wafer each having an element formation surface and a back surface opposite therefrom, and has a layered structure in which the element formation surface sides of the first and second wafers are bonded together. In the thinning step, the first wafers of the first wafer layered bodies are thinned, to form first wafer layered bodies having thinned first wafers. In the bonding step, the thinned first wafer sides of two first wafer layered bodies that have passed through the thinning step are bonded together to form a second wafer layered body.
(FR)
La présente invention concerne une technique relative à un procédé de fabrication de dispositif à semi-conducteur dans lequel des éléments semi-conducteurs sont stratifiés en plusieurs couches par stratification de plaquettes à l'intérieur desquelles des éléments semi-conducteurs sont formés, ladite technique étant appropriée pour fabriquer efficacement des dispositifs à semi-conducteur tout en supprimant le gauchissement d'un corps formé de couches de plaquettes. Le procédé de fabrication de dispositif à semi-conducteur selon l'invention comprend une étape de préparation, une étape d'amincissement et une étape de fixation. Pendant l'étape de préparation, une pluralité de premiers corps formés de couches de plaquettes sont préparés. Chaque premier corps formé de couches de plaquettes comprend une première plaquette et une seconde plaquette ayant chacune une surface de formation d'élément et une surface arrière opposée à celle-ci, et a une structure en couches dans laquelle les côtés de surface de formation d'élément des première et seconde plaquettes sont fixés les uns aux autres. Dans l'étape d'amincissement, les premières plaquettes des premiers corps formés de couches de plaquettes sont amincies, pour former des premiers corps formés de couches de plaquettes ayant des premières plaquettes amincies. Pendant l'étape de fixation, les côtés amincis des premières plaquettes de deux premiers corps formés de couches de plaquettes qui ont subi l'étape d'amincissement sont fixés ensemble pour former un second corps formé de couches de plaquettes.
(JA)
半導体素子の作り込まれたウエハの積層を経て半導体素子が多層化される半導体装置製造方法において、ウエハ積層体の反りを抑制しつつ効率よく半導体装置を製造するのに適した手法を提供する。 本発明の半導体装置製造方法は、用意工程、薄化工程、および接合工程を少なくとも含む。用意工程では、複数の第1ウエハ積層体が用意される。各第1ウエハ積層体は、素子形成面とこれとは反対の裏面とをそれぞれが有する第1ウエハおよび第2ウエハを含み、且つ当該第1および第2ウエハの素子形成面側どうしが接合された積層構成を有する。薄化工程では、第1ウエハ積層体の第1ウエハが薄化され、当該薄化第1ウエハを有する第1ウエハ積層体が形成される。接合工程では、薄化工程を経た二つの第1ウエハ積層体の薄化第1ウエハ側どうしが接合されて、第2ウエハ積層体が形成される。
他の公開
国際事務局に記録されている最新の書誌情報