処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020079743 - 電力用半導体装置及びその製造方法

公開番号 WO/2020/079743
公開日 23.04.2020
国際出願番号 PCT/JP2018/038413
国際出願日 16.10.2018
IPC
H01L 21/56 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50サブグループH01L21/06~H01L21/326の一つに分類されない方法または装置を用いる半導体装置の組立
56封緘,例.封緘層,被覆
H01L 25/07 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
03すべての装置がグループH01L27/00~H01L51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04個別の容器を持たない装置
07装置がグループH01L29/00に分類された型からなるもの
H01L 25/18 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
18装置がグループH01L27/00~H01L51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
出願人
  • 三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP]/[JP]
発明者
  • 田中 佐武郎 TANAKA Saburo
  • 加藤 政紀 KATO Masaki
  • 田原 潤 TAHARA Jun
  • 島野 友明 SHIMANO Tomoaki
  • 梶原 孝信 KAJIHARA Takanobu
代理人
  • 大岩 増雄 OIWA Masuo
  • 村上 啓吾 MURAKAMI Keigo
  • 竹中 岑生 TAKENAKA Mineo
  • 吉澤 憲治 YOSHIZAWA Kenji
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) POWER SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR DE PUISSANCE ET SON PROCÉDÉ DE FABRICATION
(JA) 電力用半導体装置及びその製造方法
要約
(EN)
This power semiconductor device (1) has a first gate break mark (63) and a second gate break mark (64) on a short-axis-direction side surface (62) of a resin package (6). An upper-side gate (11a) and a lower-side gate (11b) of a mold (10) for molding the resin package (6) are arranged on the short-axis-direction side surface (62) of the resin package (6), and a plurality of cavities (12) are arranged so that long-axis-direction side surfaces (61) of adjacent resin packages (6) face the cavities (12). This increases the number of power semiconductor devices (1) that can be molded at one time and improves productivity.
(FR)
Ce dispositif à semi-conducteur de puissance (1) a une première marque de rupture de grille (63) et une seconde marque de rupture de grille (64) sur une surface latérale de direction d'axe court (62) d'un boîtier de résine (6). Une grille côté supérieur (11a) et une grille côté inférieur (11b) d'un moule (10) pour mouler le boîtier de résine (6) sont disposées sur la surface latérale de direction d'axe court (62) du boîtier de résine (6), et une pluralité de cavités (12) sont agencées de telle sorte que des surfaces latérales de direction d'axe long (61) de paquets de résine (6) adjacents font face aux cavités (12). Ceci augmente le nombre de dispositifs à semi-conducteur de puissance (1) qui peuvent être moulés en une fois et améliore la productivité.
(JA)
電力用半導体装置(1)は、樹脂パッケージ(6)の短手方向側面(62)に、第1ゲートブレイク跡(63)及び第2ゲートブレイク跡(64)を有する。樹脂パッケージ(6)を成形する成形金型(10)の上側ゲート(11a)及び下側ゲート(11b)は、樹脂パッケージ(6)の短手方向側面(62)の側に配置され、複数のキャビティ(12)は、隣接する樹脂パッケージ(6)の長手方向側面(61)が対向するように配置されている。これにより、一度に成形可能な電力用半導体装置(1)の数が増加し、生産性が向上する。
国際事務局に記録されている最新の書誌情報