処理中

しばらくお待ちください...

設定

設定

Goto Application

1. WO2020075248 - 半導体装置及びその製造方法

公開番号 WO/2020/075248
公開日 16.04.2020
国際出願番号 PCT/JP2018/037777
国際出願日 10.10.2018
IPC
H01L 29/739 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
70バイポーラ装置
72トランジスタ型装置,すなわち,供給される制御信号に連続的に応答できるもの
739電界効果により制御されるもの
H01L 21/336 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
336絶縁ゲートを有するもの
H01L 29/78 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
CPC
H01L 29/739
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
70Bipolar devices
72Transistor-type devices, i.e. able to continuously respond to applied control signals
739controlled by field-effect, ; e.g. bipolar static induction transistors [BSIT]
H01L 29/78
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
78with field effect produced by an insulated gate
出願人
  • サンケン電気株式会社 SANKEN ELECTRIC CO., LTD. [JP]/[JP]
発明者
  • 押野 雄一 OSHINO Yuuichi
代理人
  • 三好 秀和 MIYOSHI Hidekazu
  • 高橋 俊一 TAKAHASHI Shunichi
  • 伊藤 正和 ITO Masakazu
  • 高松 俊雄 TAKAMATSU Toshio
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD FOR SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
要約
(EN)
A trench gate type IGBT, comprising: a first semiconductor area (10) of a first electrically conductive type; a second semiconductor area (20) of the first electrically conductive type placed on the main surface of the first semiconductor area (10), with a higher impurity concentration than the first semiconductor area (10); a third semiconductor area (30) of a second electrically conductive type, placed on the top surface of the second semiconductor area (20), with impurities of an impurity concentration profile having a plurality of peaks along the film thickness direction added; and a fourth semiconductor area (40) of the first electrically conductive type placed on the top surface of the third semiconductor area (30).
(FR)
La présente invention porte sur un IGBT de type à grille en tranchée comprenant : une première zone semi-conductrice (10) d'un premier type de conductivité électrique ; une deuxième zone semi-conductrice (20) du premier type de conductivité électrique placée sur la surface principale de la première zone semi-conductrice (10), ayant une concentration d'impuretés plus élevée que la première zone semi-conductrice (10) ; une troisième zone semi-conductrice (30) d'un second type de conductivité électrique, placé sur la surface supérieure de la seconde zone semi-conductrice (20), ayant des impuretés ajoutées d'un profil de concentration d'impuretés présentant une pluralité de pics le long de la direction d'épaisseur de film ; et une quatrième zone semi-conductrice (40) du premier type de conductivité électrique placée sur la surface supérieure de la troisième zone semi-conductrice (30).
(JA)
トレンチゲート型のIGBTであって、第1導電型の第1半導体領域(10)と、第1半導体領域(10)の主面に配置された、第1半導体領域(10)よりも不純物濃度の高い第1導電型の第2半導体領域(20)と、第2半導体領域(20)の上面に配置され、膜厚方向に沿って複数のピークを有する不純物濃度プロファイルで不純物が添加された第2導電型の第3半導体領域(30)と、第3半導体領域(30)の上面に配置された第1導電型の第4半導体領域(40)を備える。
国際事務局に記録されている最新の書誌情報