処理中

しばらくお待ちください...

設定

設定

Goto Application

1. WO2020066612 - ディシジョンフィードバックイコライザ

公開番号 WO/2020/066612
公開日 02.04.2020
国際出願番号 PCT/JP2019/035680
国際出願日 11.09.2019
IPC
H04B 3/06 2006.01
H電気
04電気通信技術
B伝送
3有線伝送方式
02細部
04伝送の制御;等化
06伝送された信号によるもの
H03H 17/00 2006.01
H電気
03基本電子回路
Hインビーダンス回路網,例.共振回路;共振器
17ディジタル技術を用いる回路網
H04L 25/03 2006.01
H電気
04電気通信技術
Lデジタル情報の伝送,例.電信通信
25ベースバンド方式
02細部
03送信機または受信機における整形回路網,例.整形回路網を付加するもの
CPC
H03H 17/00
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
17Networks using digital techniques
H04B 3/06
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
BTRANSMISSION
3Line transmission systems
02Details
04Control of transmission; Equalising
06by the transmitted signal
H04L 25/03
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
25Baseband systems
02Details
03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
出願人
  • 日本電信電話株式会社 NIPPON TELEGRAPH AND TELEPHONE CORPORATION [JP]/[JP]
発明者
  • イ イルミン YI, Yilmin
  • 三浦 直樹 MIURA, Naoki
  • 福山 裕之 FUKUYAMA, Hiroyuki
  • 野坂 秀之 NOSAKA, Hideyuki
代理人
  • 山川 茂樹 YAMAKAWA, Shigeki
  • 小池 勇三 KOIKE, Yuzo
  • 山川 政樹 YAMAKAWA, Masaki
  • 本山 泰 MOTOYAMA, Yasushi
優先権情報
2018-17847725.09.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) DECISION FEEDBACK EQUALIZER
(FR) ÉGALISEUR À RETOUR DE DÉCISION
(JA) ディシジョンフィードバックイコライザ
要約
(EN)
An amplifier output SAO to an SR latch 22 from an amplifier 21C is used as a feedback signal FBD that is routed via a buffer 3. An adder 1C formed by combining an addition unit 21-5' and an xh block 21-7 is provided inside the amplifier 21C, and a feedback signal FB (analog signal) generated from the feedback signal FBD (digital signal) is sent to the addition unit 21-5' by the xh block 21-7 and added to an output from a latch block 21-2. In this amplifier 21C, an operation of adding the feedback signal FB to the output of the latch block 21-2 occurs during a latch operation of the latch block 21-2. Thus, a feedback loop delay TFB is reduced to TLA + TBUF. Accordingly, it is possible to shorten the feedback loop delay TFB and compensate for inter-code interference of a high-speed signal.
(FR)
Selon l'invention, une sortie d'amplificateur SAO destinée à un verrou SR 22, provenant d'un amplificateur 21C, est utilisée comme signal de rétroaction FBD qui est acheminé par l'intermédiaire d'un tampon 3. Un additionneur 1C formé par combinaison d'une unité d'addition 21-5' et d'un bloc xh 21-7 est disposé à l'intérieur de l'amplificateur 21C, et un signal de rétroaction FB (signal analogique) généré à partir du signal de rétroaction FBD (signal numérique) est envoyé à l'unité d'addition 21-5' par le bloc xh 21-7 et additionné à une sortie d'un bloc verrou 21-2. Dans cet amplificateur 21C, une opération d'addition du signal de rétroaction FB à la sortie du bloc verrou 21-2 s'effectue pendant une opération de verrouillage du bloc verrou 21-2. Ainsi, un retard de boucle de rétroaction TFB est réduit à TLA + TBUF. En conséquence, il est possible de raccourcir le retard de boucle de rétroaction TFB et de compenser des interférences entre codes d'un signal à haut débit.
(JA)
増幅器21CからのSRラッチ22への増幅器出力SAOをバッファ3を介するフィードバック信号FBDとして用いる。増幅器21Cの内部に、加算部21-5'とxhブロック21-7とを組み合わせた加算器1Cを設け、xhブロック21-7がフィードバック信号FBD(デジタル信号)から生成するフィードバック信号FB(アナログ信号)を加算部21-5'へ送り、ラッチブロック21-2からの出力に加算する。この増幅器21Cにおいて、ラッチブロック21-2の出力とフィードバック信号FBとの加算動作は、ラッチブロック21-2でのラッチ動作の間に発生する。これにより、フィードバックループディレイTFBがTLA+TBUFまで削減される。よって、フィードバックループディレイTFBを短くし、高速信号の符号間干渉を補償することができる。
他の公開
国際事務局に記録されている最新の書誌情報