(EN) A memory cell configured of: a flip flop circuit configured of a first CMOS inverter circuit that comprises a first A transistor TR1 and a first B transistor TR2, and a second inverter circuit that comprises a second A transistor TR3 and a second B transistor TR4; and two transfer transistors TR5, TR6. The first A transistor TR1 and the second A transistor TR2 are connected to a common first power supply line 91, and the first B transistor TR3 and the second B transistor TR4 are connected to a common second power supply line 92.
(FR) La présente invention concerne une cellule de mémoire configurée d'un circuit basculeur à déclenchement configuré d'un premier circuit inverseur CMOS qui comprend un premier transistor A TR1 et un premier transistor B TR2, et un second circuit inverseur qui comprend un second transistor TR3 et un second transistor B TR4 ; et deux transistors de transfert TR5, TR6. Le premier transistor A TR1 et le second transistor A TR2 sont connectés à une première ligne d'alimentation électrique commune (91) et le premier transistor B TR3 et le second transistor B TR4 sont connectés à une seconde ligne d'alimentation électrique commune (92).
(JA) メモリセルは、第1AトランジスタTR1及び第1BトランジスタTR2から成る第1のCMOSインバータ回路、及び、第2AトランジスタTR3及び第2BトランジスタTR4から成る第2のインバータ回路から構成されたフリップフロップ回路、並びに、2つの転送トランジスタTR5,TR6から構成されており、第1AトランジスタTR1及び第2AトランジスタTR2は共通の第1の電源線91に接続されており、第1BトランジスタTR3及び第2BトランジスタTR4は共通の第2の電源線92に接続されている。