処理中

しばらくお待ちください...

設定

設定

1. WO2020013244 - 半導体装置

Document

明 細 書

発明の名称 半導体装置

技術分野

0001  

背景技術

0002   0003   0004  

先行技術文献

特許文献

0005  

発明の概要

発明が解決しようとする課題

0006  

課題を解決するための手段

0007   0008  

発明の効果

0009  

図面の簡単な説明

0010  

発明を実施するための形態

0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050  

実施例

0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081  

産業上の利用可能性

0082  

符号の説明

0083  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19  

明 細 書

発明の名称 : 半導体装置

技術分野

[0001]
 本発明は、パワーデバイス等として有用な半導体装置およびそれを備える半導体システムに関する。

背景技術

[0002]
 従来、半導体基板上にショットキーバリア電極が設けられている半導体装置が知られており、逆方向耐圧を大きくし、さらに順方向立ち上がり電圧を小さくすること等を目的に、ショットキーバリア電極について種々検討されている。
 特許文献1には、半導体上の中央部に、バリアハイトが小さくなる金属を配置し、半導体上の周辺部に、バリアハイトが大きくなる金属と半導体とのショットキーコンタクトを形成して、逆方向耐圧を大きくし、さらに順方向立ち上がり電圧を小さくすることが記載されている。
[0003]
 また、ショットキー電極とオーミック電極との組合せについても検討がなされており、例えば特許文献2には、同種金属で構成されるショットキー電極とオーミック電極とが基板上に形成されたワイドバンドギャップ半導体装置が記載されており、このような構成とすることにより、サージ電流などの高い電流が順方向に流れる場合における熱破壊耐性を向上させることができる旨記載されている。しかしながら、ショットキー接合とオーミック接合との各界面の密着性や各接合同士の密着性に課題があったり、また、電極材料も制限する必要があったり、またさらに、温度によって、バリアハイトが変化する問題等があったりして、必ずしも満足のいくものではなかった。そのため、コンタクト抵抗が低く、立ち上がり電圧が低く、温度安定性にも優れた半導体装置が待ち望まれていた。
[0004]
 なお、特許文献3には、短絡部を介して、導電型のガードリングと、ショットキー電極と接合されている主接合部とを接続した半導体装置が記載されており、このような半導体装置が電界集中を緩和し、耐圧向上に寄与する旨記載されている。しかしながら、ガードリングを多数設置しても、主接合部と短絡させてしまっているため、耐圧が逆に悪化するなどの問題があった。

先行技術文献

特許文献

[0005]
特許文献1 : 特開昭52-101970号公報
特許文献2 : 特開2014-78660号公報
特許文献3 : 特開2014-107408号公報

発明の概要

発明が解決しようとする課題

[0006]
 本発明は、半導体特性に優れた半導体装置を提供することを目的とする。

課題を解決するための手段

[0007]
 本発明者らは、上記目的を達成すべく鋭意検討した結果、n型半導体層と電極との間にp型半導体が設けられている半導体装置において、前記n型半導体層がコランダム構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体が3つ以上設けられており、かつ、前記n型半導体層に埋め込まれている構成とすることにより、コンタクト抵抗を下げることができ、電界集中を抑制し、耐圧をより優れたものにできることを知見し、このような半導体装置が、上記した従来の問題を一挙に解決できるものであることを見出した。
 また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
[0008]
 すなわち、本発明は、以下の発明に関する。
[1] n型半導体層と電極との間に複数のp型半導体が設けられている半導体装置であって、前記n型半導体層がコランダム構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体が3つ以上設けられており、かつ、前記n型半導体層に埋め込まれていることを特徴とする半導体装置。
[2] 前記p型半導体が、前記電極内に突出している前記[1]記載の半導体装置。
[3] 前記結晶性酸化物半導体が、ガリウムを少なくとも含む前記[1]または[2]に記載の半導体装置。
[4] 前記結晶性酸化物半導体が、α―Ga またはその混晶である前記[1]~[3]のいずれかに記載の半導体装置。
[5] 前記p型半導体が、周期律表第13族および第9族から選ばれる1種または2種以上の金属を含む酸化物半導体である前記[1]~[4]のいずれかに記載の半導体装置。
[6] 前記p型半導体が、ガリウムを含む酸化物半導体である前記[1]~[5]のいずれかに記載の半導体装置。
[7] 前記p型半導体が、コランダム構造または六方晶構造を有する結晶性酸化物半導体である前記[1]~[6]のいずれかに記載の半導体装置。
[8] 前記p型半導体が、10以上設けられている前記[1]~[7]のいずれかに記載の半導体装置。
[9] 前記p型半導体が、前記n型半導体層上にエピタキシャル成長している前記[1]~[8]のいずれかに記載の半導体装置。
[10] 前記p型半導体が、横方向成長領域を含む前記[9]記載の半導体装置。
[11] ダイオードである前記[1]~[10]のいずれかに記載の半導体装置。
[12] ジャンクションバリアショットキーダイオードである前記[1]~[11]のいずれかに記載の半導体装置。
[13] パワーデバイスである前記[1]~[12]のいずれかに記載の半導体装置。
[14] 半導体装置を備える半導体システムであって、前記半導体装置が、前記[1]~[13]のいずれかに記載の半導体装置である半導体システム。

発明の効果

[0009]
 本発明の半導体装置は、半導体特性に優れている。

図面の簡単な説明

[0010]
[図1] 本発明のジャンクションバリアショットキーダイオード(JBS)の好適な一態様を模式的に示す図である。
[図2] 図1のジャンクションバリアショットキーダイオード(JBS)の好適な製造方法を説明する図である。
[図3] 本発明のジャンクションバリアショットキーダイオード(JBS)の好適な一態様を模式的に示す図である。
[図4] 図3のジャンクションバリアショットキーダイオード(JBS)の好適な製造方法を説明する図である。
[図5] 図3のジャンクションバリアショットキーダイオード(JBS)の好適な製造方法を説明する図である。
[図6] 電源システムの好適な一例を模式的に示す図である。
[図7] システム装置の好適な一例を模式的に示す図である。
[図8] 電源装置の電源回路図の好適な一例を模式的に示す図である。
[図9] 参考例において用いられた成膜装置(ミストCVD装置)の概略構成図である。
[図10] 本発明のジャンクションバリアショットキーダイオード(JBS)の好適な一態様を模式的に示す図である。
[図11] 図10のジャンクションバリアショットキーダイオード(JBS)の好適な製造方法を説明する図である。
[図12] 本発明のジャンクションバリアショットキーダイオード(JBS)の好適な一態様を模式的に示す図である。
[図13] 本発明のジャンクションバリアショットキーダイオード(JBS)の好適な一態様を模式的に示す図である。
[図14] 参考例におけるIV測定の結果を示す図である。
[図15] 実施例において用いられた成膜装置(ミストCVD装置)の概略構成図である。
[図16] 実施例および比較例におけるIV測定の結果を示す図である。
[図17] 実施例におけるTEM観察の結果を示す図である。
[図18] p型半導体の形成に用いられる成膜装置の一例を示す概略構成図である。
[図19] 本発明のジャンクションバリアショットキーダイオード(JBS)の好適な一態様を模式的に示す図である。

発明を実施するための形態

[0011]
 本発明の半導体装置は、n型半導体層と電極との間に複数のp型半導体が設けられている半導体装置であって、前記n型半導体層がコランダム構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体が3つ以上設けられており、かつ、前記n型半導体層に埋め込まれていることを特長とする。なお、本発明においては、前記p型半導体が、前記半導体層に埋め込まれており、かつ、前記電極内に突出しているのが好ましい。前記p型半導体の前記n型半導体層への埋込みは、常法に従い、前記p型半導体の一部を前記n型半導体層に埋め込むことにより行うことができる。このような好ましい態様によれば、より電界集中を抑制し、また、よりコンタクト抵抗を下げることができる。
[0012]
 前記電極は、特に限定されず、公知の電極であってよい。前記電極の構成材料は、電極として用いることができるものであれば特に限定されず、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明においては、前記電極材料が金属であるのが好ましい。前記金属としては、特に限定されないが、好適には例えば、周期律表第4族~第11族から選ばれる少なくとも1種の金属などが挙げられる。周期律表第4族の金属としては、例えば、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)などが挙げられるが、中でもTiが好ましい。周期律表第5族の金属としては、例えば、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)などが挙げられる。周期律表第6族の金属としては、例えば、クロム(Cr)、モリブデン(Mo)およびタングステン(W)等から選ばれる1種または2種以上の金属などが挙げられるが、本発明においては、よりスイッチング特性等の半導体特性がより良好なものとなるのでCrが好ましい。周期律表第7族の金属としては、例えば、マンガン(Mn)、テクネチウム(Tc)、レニウム(Re)などが挙げられる。周期律表第8族の金属としては、例えば、鉄(Fe)、ルテニウム(Ru)、オスミウム(Os)などが挙げられる。周期律表第9族の金属としては、例えば、コバルト(Co)、ロジウム(Rh)、イリジウム(Ir)などが挙げられる。周期律表第10族の金属としては、例えば、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)などが挙げられるが、中でもPtが好ましい。周期律表第11族の金属としては、例えば、銅(Cu)、銀(Ag)、金(Au)などが挙げられる。前記電極の形成手段としては、例えば公知の手段などが挙げられ、より具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、CVD等の公知の手段が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。本発明においては、前記電極が、前記n型半導体層との界面に所定のバリアハイトを有するショットキーバリアを形成するバリア電極であるのが好ましい。
[0013]
 前記n型半導体層は、コランダム構造を有する結晶性酸化物半導体を主成分として含むものであれば、特に限定されない。前記のコランダム構造を有する結晶性酸化物半導体としては、例えば、酸化アルミニウム、酸化ガリウム、酸化インジウム、酸化クロム、酸化鉄、酸化チタン、酸化バナジウム、酸化コバルトまたはこれらの混晶等が挙げられる。本発明においては、前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる1種または2種以上の金属を含むのが好ましく、ガリウムを少なくとも含むのがより好ましく、α―Ga またはその混晶であるのが最も好ましい。なお、「主成分」とは、例えば結晶性酸化物半導体がα-Ga である場合、前記n型半導体層中の金属元素中のガリウムの原子比が0.5以上の割合でα-Ga が含まれていればそれでよい。本発明においては、前記n型半導体層中の金属元素中のガリウムの原子比が0.7以上であることが好ましく、0.8以上であるのがより好ましい。前記半導体層の厚さは、特に限定されず、1μm以下であってもよいし、1μm以上であってもよいが、本発明においては、1μm~40μmであるのが好ましく、1μm~25μmであるのがより好ましい。前記n型半導体層の表面積は特に限定されないが、1mm 以上であってもよいし、1mm 以下であってもよい。なお、前記結晶性酸化物半導体は、通常、単結晶であるが、多結晶であってもよい。また、前記n型半導体層は、単層膜であってもよいし、多層膜であってもよい。前記n型半導体層が多層膜である場合には、前記多層膜が、膜厚40μm以下であるのが好ましく、また、少なくとも第1の半導体層と第2の半導体層とを含む多層膜であって、第1の半導体層上にショットキー電極が設けられる場合には、第1の半導体層のキャリア濃度が、第2の半導体層のキャリア濃度よりも小さい多層膜であるのも好ましい。なお、この場合、第2の半導体層には、通常、ドーパントが含まれており、前記半導体層のキャリア濃度は、ドーピング量を調節することにより、適宜設定することができる。また、前記n型半導体層の主面の面方位も、特に限定されない。前記n型半導体層の主面の面方位としては、例えば、c面、m面、a面、r面等が挙げられるが、本発明においては、m面であるのが好ましい。
[0014]
 前記n型半導体層は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のn型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、Sn、GeまたはSiであるのが好ましい。ドーパントの含有量は、前記半導体膜の組成中、0.00001原子%以上であるのが好ましく、0.00001原子%~20原子%であるのがより好ましく、0.00001原子%~10原子%であるのが最も好ましい。なお、本発明においては、前記n型半導体層が、第1の半導体層と第2の半導体層とを含む多層膜である場合、第1の半導体層に用いられるドーパントがゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブであり、第2の半導体層に用いられるドーパントがスズであるのが、密着性を損なうことなく、半導体特性がさらに一段と良好となるので好ましい。
[0015]
 前記n型半導体層は、例えば、ミストCVD法等の手段を用いて形成され、より具体的に例えば、原料溶液を霧化または液滴化し(霧化・液滴化工程)、得られたミストまたは液滴をキャリアガスでもって基体上まで搬送し(搬送工程)、ついで、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に結晶性酸化物半導体を主成分として含む半導体膜を積層する(成膜工程)ことにより好適に形成される。
[0016]
(霧化・液滴化工程)
 霧化・液滴化工程は、前記原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数mm程度の液滴であってもよいが、好ましくは50μm以下であり、より好ましくは100nm~10μmである。
[0017]
(原料溶液)
 前記原料溶液は、霧化または液滴化が可能であり、前記n型半導体層を形成可能な原料を含んでいれば特に限定されず、無機材料であっても、有機材料であってもよいが、本発明においては、前記原料が、金属または金属化合物であるのが好ましく、ガリウム、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、ニッケル、コバルト、亜鉛、マグネシウム、カルシウム、シリコン、イットリウム、ストロンチウムおよびバリウムから選ばれる1種または2種以上の金属を含むのがより好ましい。
[0018]
 本発明においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩(例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等)、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩(例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等)などが挙げられる。
[0019]
 また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、より良質な膜が得られるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素(H )、過酸化ナトリウム(Na )、過酸化バリウム(BaO )、過酸化ベンゾイル(C CO) 等の過酸化物、次亜塩素酸(HClO)、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。
[0020]
 前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のn型ドーパント、またはp型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約1×10 16/cm ~1×10 22/cm であってもよいし、また、ドーパントの濃度を例えば約1×10 17/cm 以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約1×10 20/cm 以上の高濃度で含有させてもよい。本発明においては、1×10 17/cm 以上のキャリア濃度で含有させるのが好ましい。
[0021]
 原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。
[0022]
(搬送工程)
 搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、流量を下げた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、0.01~20L/分であるのが好ましく、1~10L/分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、0.001~2L/分であるのが好ましく、0.1~1L/分であるのがより好ましい。
[0023]
(成膜工程)
 成膜工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に、前記半導体膜を成膜する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度(例えば1000℃)以下が好ましく、650℃以下がより好ましく、300℃~650℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、非酸素雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
[0024]
(基体)
 前記基体は、前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
[0025]
 前記基板は、板状であって、前記半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ-ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよい。
[0026]
 基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α-Al (サファイア基板)またはα-Ga が好適に挙げられ、a面サファイア基板、m面サファイア基板、r面サファイア基板、c面サファイア基板や、α型酸化ガリウム基板(a面、m面またはr面)などがより好適な例として挙げられる。β-ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ-Ga 基板、又はGa とAl とを含みAl が0wt%より多くかつ60wt%以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、SiC基板、ZnO基板、GaN基板などが挙げられる。本発明においては、前記サファイア基板が、m面サファイア基板であるのが好ましい。
[0027]
 本発明においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、300℃~650℃であり、好ましくは350℃~550℃である。また、アニールの処理時間は、通常、1分間~48時間であり、好ましくは10分間~24時間であり、より好ましくは30分間~12時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよいが、好ましくは非酸素雰囲気下であり、より好ましくは窒素雰囲気下である。
[0028]
 また、本発明においては、前記基体上に、直接、前記半導体膜を設けてもよいし、バッファ層(緩衝層)や応力緩和層等の他の層を介して前記半導体膜を設けてもよい。各層の形成手段は、特に限定されず、公知の手段であってよいが、本発明においては、ミストCVD法が好ましい。
[0029]
 本発明においては、前記半導体膜を、前記基体等から剥離する等の公知の手段を用いた後に、前記n型半導体層として半導体装置に用いてもよいし、そのまま前記n型半導体層として半導体装置に用いてもよい。
[0030]
 前記p型半導体は、本発明の目的を阻害しない限り、特に限定されない。前記p型半導体としては、例えば、p型ドーパント(好ましくは、Mg、Zn、Ca)を用いてp型ドーピングされている結晶性酸化物半導体等が挙げられる。なお、前記p型ドーパントとしては、Mg、Zn、Caの他に、例えば、H、Li、Na、K、Rb、Cs、Fr、Be、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Cd、Hg、Tl、Pb、N、P等及びこれらの2種以上の元素なども挙げられる。また、前記p型半導体は、コランダム構造または六方晶構造を有するのが好ましく、コランダム構造を有するのがより好ましい。本発明においては、前記p型半導体が、周期律表第9族および第13族から選ばれる1種または2種以上の金属を含む酸化物半導体であるのが好ましい。周期律表第9族金属としては、例えば、コバルト、ロジウムまたはイリジウム等が挙げられるが、本発明においては、イリジウムが好ましい。周期律表第13族金属としては、例えば、アルミニウム、ガリウムまたはインジウム等が挙げられる。また、本発明においては、前記p型半導体が、ガリウムを含む酸化物半導体であるのが好ましく、InAlGaO系半導体であるのがより好ましく、α―Ga またはその混晶であるのが最も好ましい。前記α―Ga の混晶としては、前記α―Ga と、1種または2種以上の金属酸化物との混晶が挙げられ、前記金属酸化物の好適な例としては、例えば、酸化アルミニウム、酸化インジウム、酸化イリジウム、酸化ロジウム、酸化鉄などが挙げられる。本発明においては、前記α―Ga の混晶が、前記α―Ga とα―Ir との混晶であるのが好ましい。前記p型半導体は、例えば、金属を含む原料溶液にp型ドーパントと臭化水素酸とを加え、ミストCVD法により得ることができる。なお、前記ミストCVD法の各工程ならびに各手段および各条件については、上記した霧化・液滴化工程、搬送工程および成膜工程ならびに各手段および各条件等と同様であってよい。前記n型半導体層に埋め込まれているp型半導体の数は、3以上であれば特に限定されない。本発明においては、前記n型半導体層に埋め込まれているp型半導体の数が4以上であるのが、より効果的に電界集中を抑制し、前記半導体装置の電気特性をより優れたものとすることができるので、好ましく、10以上であるのがより好ましく、40以上であるのが最も好ましい。このような好ましい態様によれば、前記半導体装置の立ち上がり電圧をより低くし、温度安定性をより優れたものにでき、さらに耐圧をより優れたものにできるので、好ましい。
 なお、前記n型半導体層に埋め込まれているp型半導体からp型半導体への距離は、本発明の目的を阻害しない限り特に限定されないが、本発明においては、0.125μm~4μmであるのが好ましい。また、前記n型半導体層に埋め込まれているp型半導体の深さは、本発明の目的を阻害しない限り特に限定されないが、本発明においては、0.125μm~4μmであるのが好ましい。また、本発明においては、前記p型半導体が、前記n型半導体層上にエピタキシャ成長しているのが好ましく、前記p型半導体が横方向成長領域を含むのも好ましい。このような好ましいp型半導体を用いることにより、例えば、前記結晶性酸化物半導体がガリウムを含む場合等であっても、JBSダイオードとしての性能をより良好に発現することができる。
[0031]
 また、前記p型半導体がイリジウムを含む酸化物半導体である場合、前記p型半導体の形成を、例えば、図18に示す成膜装置を用いて、金属酸化物ガスの固体状物(例えば粉末等)を昇華させ(昇華工程)、ついで得られた金属酸化物ガスを用いて、前記基体上で結晶成長させる(結晶成長工程)ことにより好適に行うことができる。
[0032]
(昇華工程)
 昇華工程は、金属酸化物ガスの固体状物(例えば粉末等)を昇華させ、ガス状とすることにより、金属酸化物ガスを得る。前記金属酸化物ガスとしては、ガス状のp型酸化物半導体に含まれる金属の金属酸化物などが挙げられるが、前記金属酸化物の価数などは、本発明の目的を阻害しない限り、特に限定されず、1価であってもよいし、2価であってもよい。3価であってもよいし、4価であってもよい。本発明においては、前記金属酸化物が、周期律表の第9族金属を含有するのが好ましく、イリジウムを含有するのがより好ましい。なお、前記p型酸化物半導体が混晶を含む場合には、前記金属酸化物が、イリジウムと、イリジウム以外の第9族金属又は第13族金属とを含有するのも好ましい。上記したような好ましい金属酸化物を用いることにより、バンドギャップが2.4eV以上のものが得られたりするので、より広いバンドギャップやより優れた電気特性をp型半導体において発揮することができる。
[0033]
 本発明においては、前記p型半導体がイリジウムを含む酸化物半導体である場合には、前記金属酸化物ガスとして、IrO ガスを用いるのが好ましい。昇華手段としては、加熱手段が挙げられる。加熱温度は特に限定されないが、好ましくは、600℃~1200℃であり、より好ましくは800℃~1000℃である。本発明においては、昇華により得られた金属酸化物ガスがキャリアガスで前記基体まで搬送されるのが好ましい。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが挙げられるが、本発明においては、キャリアガスとして酸素を用いるのが好ましい。酸素が用いられているキャリアガスとしては、例えば空気、酸素ガス、オゾンガス等が挙げられるが、とりわけ酸素ガス及び/又はオゾンガスが好ましい。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。また、キャリアガスの流量は、特に限定されないが、0.01~20L/分であるのが好ましく、0.1~10L/分であるのがより好ましい。
[0034]
(結晶成長工程)
 結晶成長工程では、前記金属酸化物ガスを前記基体表面近傍で結晶成長させて、前記基体表面の一部または全部に成膜する。結晶成長温度は、昇華工程の加熱温度よりも低い温度であるのが好ましく、900℃以下がより好ましく、500℃~900℃が最も好ましい。また、結晶成長は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸化雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、酸化雰囲気下で行われるのが好ましく、大気圧下で行われるのも好ましく、酸化雰囲気下でかつ大気圧下で行われるのがより好ましい。なお、「酸化雰囲気」は、金属酸化物の結晶又は混晶が形成できる雰囲気であれば特に限定されず、酸素または酸素含有化合物の存在下であればそれでよく、例えば、酸素を含むキャリアガスを用いたり、酸化剤を用いたりして酸化雰囲気とすること等が挙げられる。また、膜厚は、成膜時間を調整することにより、設定することができる。また、本発明においては、金属酸化物ガスにp型ドーパントを含めて本工程に付し、p型ドーピングを行ってもよい。前記p型ドーパントとしては、例えば、Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等及びこれらの2種以上の元素などが挙げられる。本発明においては、前記p型ドーパントが、周期律表の第1族金属又は第2族金属であるのが好ましく、第2族金属であるのがより好ましく、マグネシウム(Mg)であるのが最も好ましい。また、本発明においては、本工程で得られたp型半導体をアニール処理してもよい。
[0035]
 また、本発明の半導体装置は、通常、オーミック電極を備える。前記オーミック電極は、公知の電極材料が用いられてよく、本発明の目的を阻害しない限り特に限定されないが、周期律表第4族または第11族の金属を含むのが好ましい。オーミック電極に用いられる好適な周期律表第4族または第11族の金属は、前記ショットキー電極に含まれる金属と同様であってよい。また、オーミック電極は単層の金属層であってもよいし、2以上の金属層を含んでいてもよい。オーミック電極の形成手段としては、特に限定されず、例えば、真空蒸着法、スパッタリング法などの公知の手段などが挙げられる。また、オーミック電極を構成する金属は、合金であってもよい。本発明においては、オーミック電極が、Tiまたは/およびAuを含むのが好ましい。
[0036]
 以下、図面を用いて本発明の好適な実施の態様をより詳細に説明するが、本発明はこれら実施の態様に限定されるものではない。
[0037]
 図1は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード(JBS)を示す。図1の半導体装置は、n型半導体層3と、前記n型半導体層上に設けられておりかつ前記n型半導体層との間にショットキーバリアを形成可能な電極(バリア電極)2と、電極(バリア電極)2とn型半導体層3との間に設けられておりかつ前記n型半導体層3との間に電極(バリア電極)2のショットキーバリアのバリアハイトよりも大きなバリアハイトのショットキーバリアを形成可能なp型半導体とを含んでいる。なお、p型半導体1はn型半導体層3に埋め込まれている。本発明においては、p型半導体が一定間隔ごとに設けられているのが好ましく、前記電極(バリア電極)の両端と前記n型半導体層との間に、前記p型半導体がそれぞれ設けられているのがより好ましい。このような好ましい態様により、熱安定性および密着性により優れ、リーク電流がより軽減され、さらに、より耐圧等の半導体特性に優れるようにJBSが構成されている。なお、図1の半導体装置は、n型半導体層3上にオーミック電極4を備えている。
[0038]
 図1の半導体装置の各層の形成手段は、本発明の目的を阻害しない限り特に限定されず、公知の手段であってよい。例えば、真空蒸着法やCVD法、スパッタ法、各種コーティング技術等により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
[0039]
 以下、図2を用いて、図1の半導体装置の好ましい製造工程等を説明する。図2(a)は、n型半導体層3としての半導体基板上にオーミック電極4が積層されており、その反対側表面に複数のトレンチが形成されている積層体を示している。そして、図2(a)の積層体に対して、フォトリソグラフィー法を用いて、図2(b)のとおり、n型半導体層3のトレンチ内に、p型半導体1を形成する。図2(b)の積層体を得た後、p型半導体1およびn型半導体層3上に、電極(バリア電極)2を前記ドライ法(好ましくは真空蒸着法またはスパッタ)または前記ウェット法等により形成し、図2(c)の積層体を得る。図2(c)の積層体は、p型半導体1が、前記n型半導体層3に埋め込められている構造をしているので、とりわけ耐圧に優れている。
[0040]
 図3は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード(JBS)を示す。図3の半導体装置は、図1の半導体装置とは、電極(バリア電極)の外周辺部にガードリング5が設けられている点において異なる。このように構成することによって、より耐圧等の半導体特性に優れた半導体装置を得ることができる。なお、本発明においては、ガードリング5の一部をn型半導体層3表面にそれぞれ埋め込むことにより、耐圧をより効果的により良好なものとすることができる。またさらに、ガードリングにバリアハイトの高い金属を用いることにより、電極(バリア電極)の形成とあわせてガードリングを工業的有利に設けることができ、n型半導体層にあまり影響を与えることなく、オン抵抗も悪化させずに形成することができる。
[0041]
 前記ガードリングには、通常、バリアハイトの高い材料が用いられる。前記ガードリングに用いられる材料としては、例えば、バリアハイトが1eV以上の導電性材料などが挙げられ、前記電極材料と同じものであってもよい。本発明においては、前記ガードリングに用いられる材料が、耐圧構造の設計自由度が高く、ガードリングを多く設けることもでき、柔軟に耐圧をより良好なものとすることができるので、前記金属であるのが好ましい。また、ガードリングの形状としては、特に限定されず、例えば、ロの字形状、円状、コ字形状、L字形状または帯状などが挙げられる。本発明においては、ロの字形状または円状が好ましい。ガードリングの本数も特に限定されないが、好ましくは3本以上、より好ましくは6本以上である。なお、図3の半導体装置では、ガードリングがバリア電極の外側である外周辺部に設けられているが、本発明においては、ガードリングがショットキー電極の両端と前記n型半導体層との間に設けられていてもよい。
[0042]
 以下、図4および図5を用いて、図3の半導体装置の好ましい製造工程等を説明する。図4(a)は、n型半導体層3としての半導体基板上にオーミック電極4が積層されており、その反対側表面に複数のトレンチが形成されている積層体を示している。そして、図4(a)の積層体に対して、フォトリソグラフィー法により、図4(b)のとおり、p型半導体1をn型半導体層3上に形成した後、図4(c)のとおり、n型半導体層3表面を露出させる。図4(b)および(c)の積層体は、p型半導体1と、n型半導体層3と、オーミック電極4とが積層されている。図4(c)の積層体を得た後、p型半導体1およびn型半導体層3上に、電極(バリア電極)2を前記ドライ法(好ましくは真空蒸着法またはスパッタ)または前記ウェット法等により形成し、図4(d)の積層体を得る。
[0043]
 そして、図4(d)の積層体に対して、フォトリソグラフィー法を用いたエッチングを行い、図5(e)のとおり、電極(バリア電極)2の一部およびn型半導体層3の一部を除去する。図5(e)の積層体を得た後、表面に露出しているn型半導体層3上に、ガードリング5を前記ドライ法(好ましくは真空蒸着法またはスパッタ)または前記ウェット法等により形成し、図5(f)の積層体を得る。図5(f)の積層体は、ガードリング5、電極(バリア電極)2、p型半導体1、n型半導体層3およびオーミック電極4がそれぞれ積層されている。図5(f)の積層体を得た後、フォトリソグラフィー法を用いたエッチングを行い、不要な部分を取り除き、図5(g)の積層体を得る。図5(g)の積層体は、p型半導体1が、n型半導体層3に埋め込められており、さらにn型半導体層3の周辺部に埋め込み構造のガードリング5を備えているので、耐圧等においてより優れている。
 上記説明においては、ガードリング5を最後に形成したが、本発明においては、電極(バリア電極)2を形成する前にガードリング5を形成するのも好ましく、このように形成することにより、電極形成時の金属による影響を抑えることができる。
[0044]
 図10は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード(JBS)を示す。図10の半導体装置は、n型半導体層3と、前記n型半導体層上に設けられておりかつ前記n型半導体層との間にショットキーバリアを形成可能な電極(バリア電極)2と、電極(バリア電極)2とn型半導体層3との間に設けられておりかつ前記n型半導体層3との間に電極(バリア電極)2のショットキーバリアのバリアハイトよりも大きなバリアハイトのショットキーバリアを形成可能なp型半導体とを含んでいる。なお、p型半導体1は、n型半導体層3に埋め込まれており、かつ前記n型半導体層3から電極(バリア電極)2内に突出している。本発明においては、p型半導体が一定間隔ごとに設けられているのが好ましく、前記電極(バリア電極)の両端と前記n型半導体層との間に、前記p型半導体がそれぞれ設けられているのがより好ましい。このような好ましい態様により、JBSが、熱安定性および密着性により優れ、リーク電流がより軽減され、電界集中をより抑制し、さらに、コンタクト抵抗を下げる等の半導体特性により優れたものとなる。なお、図10の半導体装置は、電極(バリア電極)2側と反対側のn型半導体層3上にオーミック電極4を備えている。
[0045]
 図10の半導体装置の各層の形成手段としては、上記した各層の形成手段等が挙げられる。
[0046]
 以下、図11を用いて、図10の半導体装置の好ましい製造工程等を説明する。図11(a)は、表面に複数のトレンチが形成されているn型半導体層3としての半導体基板を示している。そして、図11(a)の半導体基板上に、p型半導体1として、ガリウムを含むp型酸化物半導体をミストCVDにより成膜し、図11(b)に示される積層体を得る。得られた積層体に対し、フォトリソグラフィー法を用いたエッチングを行い、不要な部分を取り除き、図11(c)に示される積層体を得る。図11(c)の積層体を得た後、p型半導体1およびn型半導体層3上に、電極(バリア電極)2を前記ドライ法(好ましくは真空蒸着法またはスパッタ)または前記ウェット法等により形成し、図11(d)の積層体を得る。図11(d)の積層体は、p型半導体1が、前記n型半導体層3に埋め込められており、かつ電極(バリア電極)2内に突出した構造をしているので、さらにより電界集中を抑制し、コンタクト抵抗を下げることができ、とりわけ耐圧に優れている半導体装置に有用となる。
[0047]
 図19は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード(JBS)を示す。図19の半導体装置は、図10の半導体装置とは、p型半導体1が10以上設けられている点において異なる。本発明においては、前記p型半導体1が40以上設けられているのが好ましい。このように構成することによって、半導体装置の耐圧性をより優れたものとすることができる。
[0048]
 図12は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード(JBS)を示す。図12の半導体装置は、図10の半導体装置とは、電極(バリア電極)の外周辺部にガードリング5が設けられている点において異なる。このように構成することによって、より耐圧等の半導体特性に優れた半導体装置を得ることができる。なお、本発明においては、図13に示すように、ガードリング5の一部をn型半導体層3表面にそれぞれ埋め込むことにより、耐圧をより効果的により良好なものとすることができる。またさらに、ガードリングにバリアハイトの高い金属を用いることにより、電極(バリア電極)の形成とあわせてガードリングを工業的有利に設けることができ、n型半導体層にあまり影響を与えることなく、オン抵抗も悪化させずに形成することができる。
[0049]
 前記半導体装置は、とりわけ、パワーデバイスに有用である。前記半導体装置としては、例えば、ダイオードまたはトランジスタ(例えば、MESFET等)などが挙げられるが、中でもダイオードが好ましく、ジャンクションバリアショットキーダイオード(JBS)がより好ましい。
[0050]
 本発明の半導体装置は、上記した事項に加え、さらに公知の手段を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の手段を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図6に電源システムの例を示す。図6は、複数の前記電源装置171、172と制御回路173を用いて電源システム170を構成している。前記電源システムは、図7に示すように、電子回路181と電源システム182とを組み合わせてシステム装置180に用いることができる。なお、電源装置の電源回路図の一例を図8に示す。図8は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ192(MOSFETA~Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランス193で絶縁及び変圧を実施し、整流MOSFET194(A~B’)で整流後、DCL195(平滑用コイルL1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器197で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路196でインバータ192及び整流MOSFET194を制御する。
実施例
[0051]
(参考例1:p型半導体の形成およびp型半導体によるバリアハイトの調整)
 参考例1では、n型半導体層上へのp型半導体の形成およびp型半導体によるバリアハイトの調整について評価を行った。
1-1.p型半導体層の形成
1-1-1.成膜装置
 図9を用いて、参考例で用いたミストCVD装置19を説明する。ミストCVD装置19は、基板20を載置するサセプタ21と、キャリアガスを供給するキャリアガス供給手段22aと、キャリアガス供給手段22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するキャリアガス(希釈)供給手段22bと、キャリアガス(希釈)供給手段22bから送り出されるキャリアガスの流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、内径40mmの石英管からなる供給管27と、供給管27の周辺部に設置されたヒーター28とを備えている。サセプタ21は、石英からなり、基板20を載置する面が水平面から傾斜している。成膜室となる供給管27とサセプタ21をどちらも石英で作製することにより、基板20上に形成される膜内に装置由来の不純物が混入することを抑制している。
[0052]
1-1-2.原料溶液の作製
 臭化ガリウムと臭化マグネシウムを超純水に混合し、ガリウムに対するマグネシウムの原子比が1:0.01および臭化ガリウム0.1モル/Lとなるように水溶液を調整し、この際、ハロゲン化水素酸を体積比で20%含有させ、これを原料溶液とした。
[0053]
1-1-3.成膜準備
 上記1-1-2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、基板20として、ミストCVDを用いて形成されたn+型半導体層(α-Ga )を表面に有するサファイア基板をサセプタ21上に設置し、ヒーター28を作動させて成膜室27内の温度を520℃にまで昇温させた。次に、流量調節弁23a、23bを開いて、キャリアガス源であるキャリアガス供給手段22a、22bからキャリアガスを成膜室27内に供給し、成膜室27の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を1L/分に、キャリアガス(希釈)の流量を1L/分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
[0054]
1-1-4.半導体膜形成
 次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを霧化させてミストを生成した。このミストが、キャリアガスによって成膜室27内に導入され、大気圧下、520℃にて、成膜室27内でミストが反応して、基板20上に半導体膜が形成された。なお、成膜時間は60分間であった。
[0055]
1-1-5.評価
 XRD回折装置を用いて、上記1-1-4.にて得られた膜の相の同定を行ったところ、ハロゲン化水素酸として臭化水素酸を用いて得られた膜はα-Ga であった。
[0056]
1-2.評価
 p型半導体層においてマグネシウムがp型ドーパントとして正常に機能しているかどうかを確かめるために、上記1-1.にて得られたα-Ga 膜につき、IV測定を実施した。IV測定の結果を図14に示す。図14から明らかなように、優れた整流性を示し、n+型半導体層とp型半導体層とが良好なPN接合を形成していた。また、マグネシウムがp型ドーパントとして正常に機能していることから、p型半導体の形成によってバリアハイトを調整できることがわかる。
[0057]
(参考例2:p型半導体(α―Ir )の形成およびp型半導体によるバリアハイトの調整)
 参考例2では、n型半導体層上へのp型半導体としてのα―Ir の形成およびp型半導体によるバリアハイトの調整について評価を行った。
[0058]
2-1.p型半導体層の形成
2-1-1.成膜装置
 図18を用いて、参考例で用いた成膜装置を説明する。図18の成膜装置51は、キャリアガス供給源と連結されている石英筒52と、石英筒52内に石英製の原料用設置台54とが設けられており、原料用設置台54上に原料55が載置されている。原料用設置台周辺の石英筒52の筒外にはヒーター3が円筒状に設けられており、原料55を加熱できるように構成されている。また、石英筒52の奥には石英基板台がサセプタ57として設置されており、サセプタ57が結晶成長温度内になるように設置位置が調整されている。
[0059]
2-1-2.成膜準備
 原料用設置台54上に、原料55としてIrO 粉末を載置し、基板56として、サファイア基板をサセプタ57上に設置した。次に、ヒーター53の温度を850℃にまで昇温し、原料用設置台54上に載置されたIrO 粉末を加熱することにより、IrO 粉末を昇華させて、ガス状の酸化イリジウムを生成した。 
[0060]
2-1-3.膜形成
 次に、ヒーター53の温度を850℃に保持したまま、キャリアガス供給源からキャリアガスを石英筒52内に供給し、上記2-1-2.にて生成した金属酸化物ガス(ガス状の酸化イリジウム)を、石英筒52を通して基板56に供給した。なお、キャリアガスの流量は1.0L/分であり、キャリアガスとして酸素を用いた。この金属酸化物ガスが、大気圧下で、基板56の表面近傍にて反応することにより、基板上に膜が形成された。なお、成膜時間は120分間であった。
[0061]
2-2.評価
 上記2-1.にて得られた膜について、X線回析装置を用いて膜の同定をしたところ、得られた膜は、α-Ir 膜であった。また、上記2-1.で得られたp型半導体層上に、ミストCVD法を用いてα-Ga 膜からなるn-型半導体層およびn+型半導体層を形成した後、IV測定を実施した。その結果、優れた整流性を示し、n-型半導体層とp型半導体層とが良好なPN接合を形成していた。また、p型半導体の形成によってバリアハイトを調整できることがわかった。
[0062]
(実施例1)JBSダイオードの作製
1.n+型半導体層の形成
1-1.成膜装置
 図15を用いて、本実施例で用いたミストCVD装置109を説明する。ミストCVD装置109は、キャリアガスを供給するキャリアガス源22aと、キャリアガス源22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するためのキャリアガス(希釈)源22bと、キャリアガス(希釈)源22bから送り出されるキャリアガス(希釈)の流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、成膜室30と、ミスト発生源24から成膜室30までをつなぐ石英製供給管27と、成膜室30内に設置されたホットプレート(ヒーター)28とを備えている。ホットプレート28上には、基板20が設置されている。
[0063]
1-2.原料溶液の作製
 0.1モル/L臭化ガリウム水溶液に臭化スズを、ガリウムとスズの物質量比が1:0.12となるように溶解し、この際、臭化水素酸を体積比で15%加え、これを原料溶液とした。
[0064]
1-3.成膜準備
 上記1-2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、基板20として、表面にバッファ層としてアンドープα-Ga 層が形成されたm面サファイア基板を用いて、ホットプレート28上に設置し、ホットプレート28を作動させて基板温度を600℃にまで昇温させた。次に、流量調節弁23a、23bを開いて、キャリアガス源であるキャリアガス供給装置22a、22bからキャリアガスを成膜室30内に供給し、成膜室30の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を1.0L/分に、キャリアガス(希釈)の流量を1.0L/分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
[0065]
1-4.成膜
 次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを霧化させてミスト(霧化液滴)24bを生成させた。このミスト24bが、キャリアガスによって、供給管27内を通って、成膜室30内に導入され、大気圧下、600℃にて、基板20上にてミストが熱反応して、基板20上に成膜した。成膜時間は1時間であった。得られた膜は、X線回折装置を用いて同定したところ、α-Ga 単結晶膜であった。
[0066]
2.n-型半導体層の形成
 原料溶液として、臭化ガリウムを超純水に混合して、臭化ガリウム0.1mol/Lとなるように水溶液を調整し、この際、臭化水素酸を体積比で10%加えたものを用いたこと、成膜時間を50分間としたこと、以外は、上記1.と同様にして、上記1.で得られたn+型半導体層上に、n-型半導体層を成膜した。得られた膜は、X線回折装置を用いて同定したところ、α-Ga 単結晶膜であった。なお、n-型半導体層は、n+型半導体層の一部が露出するように、マスクを用いてパターン形成した。
[0067]
3.SiO マスクパターンの形成
 上記2.で得られたn-型半導体層上に、SOG(Spin on Glass)法を用いてSiO 膜を成膜し、ついで、フォトリソグラフィーおよびウェットエッチングを行うことにより、p型埋込層形成用のマスクパターンを形成した。
[0068]
4.p型半導体の埋め込み形成
 原料溶液として、0.1モル/L臭化ガリウム水溶液に臭化マグネシウムを、ガリウムとマグネシウムの物質量比が1:0.1となるように溶解し、この際、ハロゲン化水素酸を体積比で20%加えたものを用いたこと、成膜温度を540℃としたこと、および成膜時間を30分間としたこと以外は、上記1.と同様にして、上記3.にて得られたマスクパターンにp型半導体を形成した。なお、ショットキー電極の両端とn-型半導体層との間に位置するp型半導体は、ガードリングとして形成した。得られたp型半導体は、X線回折装置を用いて同定したところ、α-Ga 単結晶であった。
[0069]
5.n-型半導体層の再成長
 上記3.で形成したSiO マスクパターンをエッチングにより除去した後、上記4.にて得られたp型半導体の一部がn-型半導体層内に埋め込まれるように、n-型半導体層を再成長させた。なお、n-型半導体層の成長は、成膜時間を25分間としたこと以外は、上記2.と同様にして行った。また、埋め込まれたp型半導体の数は、40本であった。
[0070]
6.ショットキー電極の形成
 上記5.にて得られた、p型半導体が埋め込まれたn-型半導体層上に、ショットキー電極として、Coを形成した。なお、Coの形成は、EB蒸着を用いて行った。また、膜厚は200nmであった。
[0071]
7.オーミック電極の形成
 上記2.において露出させたn+型半導体層上に、オーミック電極としてTiを形成した。なお、Tiの形成は、EB蒸着を用いて行った。また、膜厚は200nmであった。
[0072]
8.断面観察
 得られたJBSダイオードの断面の一部をTEMを用いて観察したところ、図17から明らかなとおり、p型半導体がn型半導体層内に埋め込まれており、かつ、ショットキー電極内に突出していることがわかった。さらに、p型半導体は良好な横方向成長領域を含むことがわかった。
[0073]
(実施例2)JBSダイオードの作製
1.n+型半導体層の形成
 原料溶液として、0.1モル/L臭化ガリウム水溶液に臭化スズを、ガリウムとスズの物質量比が1:1:0.04となるように溶解し、この際、臭化水素酸を体積比で15%加えたものを用いたこと、成膜時間を10分間としたこと以外は、実施例1の1.n+型半導体層の形成と同様にして、成膜を行った。得られた膜は、X線回折装置を用いて同定したところ、α-Ga 単結晶膜であった。
[0074]
2.n-型半導体層の形成
 成膜時間を20分間としたこと以外は、実施例1の2.n-型半導体層の形成と同様にして、成膜を行った。得られた膜は、X線回折装置を用いて同定したところ、α-Ga 単結晶膜であった。
[0075]
3.p型半導体埋込用の溝の形成
 フォトリソグラフィーおよびドライエッチングを用いて、上記2.で得られたn-型半導体層に、p型半導体埋め込み用の溝を形成した。
[0076]
4.p型半導体の埋め込み形成
 成膜時間を14分間としたこと以外は、実施例1の4.p型半導体の埋め込み形成と同様にして、上記3.で形成したp型半導体を成膜した。なお、埋め込まれたp型半導体の数は、75本であった。
[0077]
5.ショットキー電極の形成
 上記4.にて得られた、p型半導体が埋め込まれたn-型半導体層上に、実施例1の6.ショットキー電極の形成と同様にして、ショットキー電極を形成した。
[0078]
6.オーミック電極の形成
 エッチングによって表面の一部を露出させたn+型半導体層上に、実施例1の7.オーミック電極の形成と同様にして、オーミック電極を形成した。
[0079]
7.断面観察
 得られたJBSダイオードの断面の一部を実施例1と同様にして観察したところ、p型半導体がn型半導体層内に埋め込まれており、かつ、ショットキー電極内に突出していることがわかった。さらに、p型半導体は良好な横方向成長領域を含むことがわかった。
[0080]
(比較例1)ショットキーバリアダイオード(SBD)の作製
p型半導体の埋め込みを行わなかったこと以外は、実施例1と同様にして、SBDを作製した。
[0081]
(評価)
 実施例2および比較例1にて得られたJBSダイオードにつき、I-V測定を行った。結果を図16に示す。図16から明らかように、実施例2のJBSダイオードによれば、比較例1のSBDと比較して、電界集中がより抑制され、耐圧性により優れていることが分かる。また、順方向のI-V測定の結果から、比較例1のSBDと比較して、実施例2のJBSダイオードのコンタクト抵抗がより低減していることがわかった。実施例1のJBSダイオードにつき、同様にしてI-V測定を行ったところ、実施例2のJBSダイオードと同等の電気特性を有することがわかった。また、参考として、p型半導体を2つ設けた場合のJBSダイオードを作製してI-V測定したところ、比較例1のSBDと同程度の電気特性であることがわかった。

産業上の利用可能性

[0082]
 本発明の半導体装置は、半導体(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。

符号の説明

[0083]
  1  p型半導体
  2  電極(バリア電極)
  3  n型半導体層
  4  オーミック電極
  5  ガードリング
 19  ミストCVD装置
 20  基板
 21  サセプタ
 22a キャリアガス供給手段
 22b キャリアガス(希釈)供給手段
 23a 流量調節弁
 23b 流量調節弁
 24  ミスト発生源
 24a 原料溶液
 25  容器
 25a 水
 26  超音波振動子
 27  供給管
 28  ヒーター
 29  排気口
 51   成膜装置
 52   石英筒
 53   ヒーター
 54   原料設置台
 55   原料
 56   基板
 57   サセプタ
 109  ミストCVD装置
 170  電源システム
 171  電源装置
 172  電源装置
 173  制御回路
 180  システム装置
 181  電子回路
 182  電源システム
 192  インバータ
 193  トランス
 194  整流MOSFET
 195  DCL
 196  PWM制御回路
 197  電圧比較器

請求の範囲

[請求項1]
 n型半導体層と電極との間に複数のp型半導体が設けられている半導体装置であって、前記n型半導体層がコランダム構造を有する結晶性酸化物半導体を主成分として含み、前記p型半導体が3つ以上設けられており、かつ、前記n型半導体層に埋め込まれていることを特徴とする半導体装置。
[請求項2]
 前記p型半導体が、前記電極内に突出している請求項1記載の半導体装置。
[請求項3]
 前記結晶性酸化物半導体が、ガリウムを少なくとも含む請求項1または2に記載の半導体装置。
[請求項4]
 前記結晶性酸化物半導体が、α―Ga またはその混晶である請求項1~3のいずれかに記載の半導体装置。
[請求項5]
 前記p型半導体が、周期律表第13族および第9族から選ばれる1種または2種以上の金属を含む酸化物半導体である請求項1~4のいずれかに記載の半導体装置。
[請求項6]
 前記p型半導体が、ガリウムを含む酸化物半導体である請求項1~5のいずれかに記載の半導体装置。
[請求項7]
 前記p型半導体が、コランダム構造または六方晶構造を有する結晶性酸化物半導体である請求項1~6のいずれかに記載の半導体装置。
[請求項8]
 前記p型半導体が、10以上設けられている請求項1~7のいずれかに記載の半導体装置。
[請求項9]
 前記p型半導体が、前記n型半導体層上にエピタキシャル成長している請求項1~8のいずれかに記載の半導体装置。
[請求項10]
 前記p型半導体が、横方向成長領域を含む請求項9記載の半導体装置。
[請求項11]
 ダイオードである請求項1~10のいずれかに記載の半導体装置。
[請求項12]
 ジャンクションバリアショットキーダイオードである請求項1~11のいずれかに記載の半導体装置。
[請求項13]
 パワーデバイスである請求項1~12のいずれかに記載の半導体装置。
[請求項14]
 半導体装置を備える半導体システムであって、前記半導体装置が、請求項1~13のいずれかに記載の半導体装置である半導体システム。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]