国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。ご意見・お問い合わせ
1. (WO2020013110) 調光電源装置および光源装置
国際事務局に記録されている最新の書誌情報第三者情報を提供

国際公開番号: WO/2020/013110 国際出願番号: PCT/JP2019/026946
国際公開日: 16.01.2020 国際出願日: 08.07.2019
IPC:
H05B 37/02 (2006.01)
H 電気
05
他に分類されない電気技術
B
電気加熱;他に分類されない電気照明
37
電気的光源の回路装置一般
02
制御
出願人:
株式会社 レイマック LEIMAC LTD. [JP/JP]; 滋賀県守山市幸津川町1551番地 1551 Sazukawa-cho, Moriyama-shi Shiga 5240215, JP
発明者:
椎原 貴幸 SHIIHARA Takayuki; JP
竹森 雅光 TAKEMORI Masamitsu; JP
堀内 俊博 HORIUCHI Toshihiro; JP
代理人:
楠本 高義 KUSUMOTO Takayoshi; JP
三雲 悟志 MIKUMO Satoshi; JP
藤河 恒生 FUJIKAWA Tsuneo; JP
優先権情報:
2018-13217112.07.2018JP
発明の名称: (EN) DIMMING POWER SUPPLY DEVICE AND LIGHT SOURCE DEVICE
(FR) DISPOSITIF D'ALIMENTATION ÉLECTRIQUE DE GRADATION ET DISPOSITIF DE SOURCE DE LUMIÈRE
(JA) 調光電源装置および光源装置
要約:
(EN) [Problem] To provide a dimming power supply device that can easily rewrite a dimming FPGA, and a light source device comprising that dimming power supply device. [Solution] This dimming power supply device 10 comprises: a housing 12; a dimming FPGA 14; a trigger input connector 16 on which a plurality of terminals P1 to P9 are placed; a trigger input circuit 18 between the trigger input connector 16 and the dimming FPGA 14; an FPGA write enable circuit 20 between the trigger input connector 16 and the dimming FPGA 14; and a light source driver 22. Both the trigger input circuit 16 and the FPGA write enable circuit 20 are connected to the terminals P3 to P6. A dimming mode and an FPGA write mode are switched by a signal input to the terminal P9.
(FR) Le problème décrit par la présente invention est de fournir un dispositif d'alimentation électrique de gradation qui peut facilement réécrire un FPGA de gradation, et un dispositif de source de lumière comprenant ce dispositif d'alimentation électrique de gradation. La solution selon l'invention porte sur un dispositif d'alimentation électrique de gradation (10) qui comprend : un boîtier (12); un FPGA de gradation (14); un connecteur d'entrée de déclenchement (16) sur lequel une pluralité de terminaux (P1 à P9) sont placés; un circuit d'entrée de déclenchement (18) entre le connecteur d'entrée de déclenchement (16) et le FPGA de gradation (14); un circuit d'activation d'écriture de FPGA (20) entre le connecteur d'entrée de déclenchement (16) et le FPGA de gradation (14); et un circuit d'attaque de source de lumière (22). Le circuit d'entrée de déclenchement (16) et le circuit d'activation d'écriture de FPGA (20) sont connectés aux terminaux P3 à P6. Un mode de gradation et un mode d'écriture de FPGA sont commutés par une entrée de signal vers le terminal P9.
(JA) 【課題】容易に調光用FPGAを書き換え可能な調光電源装置およびその調光電源装置を備えた光源装置を提供する。 【解決手段】調光電源装置10は、筐体12、調光用FPGA14、複数個の端子P1~P9が配置されたトリガー入力用コネクタ16、トリガー入力用コネクタ16と調光用FPGA14の間のトリガー入力回路18、トリガー入力用コネクタ16と調光用FPGA14の間のFPGA書き込み可能化回路20、および光源ドライバー22を備える。端子P3~P6にトリガー入力回路16とFPGA書き込み可能化回路20の両方が接続されている。端子P9に入力する信号によって調光モードとFPGA書き込みモードが切り換えられる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)