処理中

しばらくお待ちください...

設定

設定

1. WO2020012276 - 半導体装置

Document

明 細 書

発明の名称

技術分野

0001   0002  

背景技術

0003   0004   0005   0006  

先行技術文献

特許文献

0007  

発明の概要

発明が解決しようとする課題

0008   0009  

課題を解決するための手段

0010   0011   0012   0013   0014   0015   0016   0017   0018  

発明の効果

0019   0020  

図面の簡単な説明

0021  

発明を実施するための形態

0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151   0152   0153   0154   0155   0156   0157   0158   0159   0160   0161   0162   0163   0164   0165   0166   0167   0168   0169   0170   0171   0172   0173   0174   0175   0176   0177   0178   0179   0180   0181   0182   0183   0184   0185   0186   0187   0188   0189   0190   0191   0192   0193   0194   0195   0196   0197   0198   0199   0200   0201   0202   0203   0204   0205   0206   0207   0208   0209   0210   0211   0212   0213   0214   0215   0216   0217   0218   0219   0220   0221   0222   0223   0224   0225   0226   0227   0228   0229   0230   0231   0232   0233   0234   0235   0236   0237   0238   0239   0240   0241   0242   0243   0244   0245   0246   0247   0248   0249   0250   0251   0252   0253   0254   0255   0256   0257   0258   0259   0260   0261   0262   0263   0264   0265   0266   0267   0268   0269   0270   0271   0272   0273   0274   0275   0276   0277   0278   0279   0280   0281   0282   0283   0284   0285   0286   0287   0288   0289   0290   0291   0292   0293   0294   0295   0296   0297   0298   0299   0300   0301   0302   0303   0304   0305   0306   0307   0308   0309   0310   0311   0312   0313   0314   0315   0316   0317   0318   0319   0320   0321   0322   0323   0324   0325   0326   0327   0328   0329   0330   0331   0332   0333   0334   0335   0336   0337   0338   0339   0340   0341   0342   0343   0344   0345   0346   0347   0348   0349   0350   0351   0352   0353   0354   0355   0356   0357   0358   0359   0360   0361   0362   0363   0364   0365   0366   0367   0368   0369   0370   0371   0372   0373   0374   0375   0376   0377   0378   0379   0380   0381   0382   0383   0384   0385   0386   0387   0388   0389   0390   0391   0392   0393   0394   0395   0396   0397   0398   0399   0400   0401   0402   0403   0404   0405   0406   0407   0408   0409   0410   0411   0412   0413   0414   0415   0416   0417   0418   0419   0420   0421   0422   0423   0424   0425   0426   0427   0428   0429   0430   0431   0432   0433   0434   0435   0436   0437   0438   0439   0440   0441   0442   0443   0444   0445   0446   0447   0448   0449   0450   0451   0452   0453   0454   0455   0456  

実施例 1

0457   0458   0459   0460   0461   0462   0463   0464   0465   0466   0467   0468   0469   0470  

実施例 2

0471   0472   0473   0474   0475   0476   0477   0478   0479   0480   0481   0482   0483   0484   0485   0486   0487   0488   0489   0490   0491   0492   0493   0494  

実施例 3

0495   0496   0497   0498   0499   0500   0501   0502   0503  

実施例 4

0504   0505   0506   0507   0508   0509   0510   0511   0512   0513   0514   0515   0516   0517   0518   0519   0520  

実施例 5

0521   0522   0523   0524   0525   0526   0527   0528   0529  

実施例 6

0530   0531   0532   0533   0534   0535   0536   0537   0538   0539   0540   0541  

実施例 7

0542   0543   0544   0545   0546   0547   0548   0549   0550   0551   0552   0553   0554   0555   0556   0557  

実施例 8

0558   0559   0560   0561   0562   0563   0564   0565   0566   0567   0568   0569   0570   0571   0572   0573   0574   0575   0576   0577   0578   0579   0580   0581   0582   0583  

符号の説明

0584  

請求の範囲

1   2   3   4   5   6   7   8   9  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30   31   32   33   34   35   36   37  

明 細 書

発明の名称 : 半導体装置

技術分野

[0001]
 本発明の一態様は、半導体装置に関する。本発明の一態様は、表示装置に関する。本発明の一態様は、半導体装置、または表示装置の作製方法に関する。
[0002]
 なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。

背景技術

[0003]
 トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献1では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度(単に移動度、またはμFEという場合がある)を高めた半導体装置が開示されている。
[0004]
 半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能なため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を設けた高性能の表示装置を実現できる。
[0005]
 また、表示装置においては、画面サイズが大型化する傾向にあり、対角60インチ以上さらには、対角120インチ以上の画面サイズも視野に入れた開発が行われている。加えて、画面の解像度もフルハイビジョン(画素数1920×1080、または「2K」などとも言われる。)、ウルトラハイビジョン(画素数3840×2160、または「4K」などとも言われる。)、スーパーハイビジョン(画素数7680×4320、または「8K」などとも言われる。)と高精細化の傾向にある。
[0006]
 画面サイズの大型化や高精細化は、表示部内の配線抵抗を増大させる傾向にある。特許文献2では、非晶質シリコントランジスタを用いた液晶表示装置において、配線抵抗の増大を抑えるために、銅(Cu)を使用して低抵抗の配線層を形成する技術が開示されている。

先行技術文献

特許文献

[0007]
特許文献1 : 特開2014−7399号公報
特許文献2 : 特開2004−163901号公報

発明の概要

発明が解決しようとする課題

[0008]
 本発明の一態様は、形状不良の起こりにくいトランジスタを提供することを課題の一とする。または、本発明の一態様は、電気特性の良好なトランジスタを提供することを課題の一とする。または、本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。または、本発明の一態様は、電気特性の安定した半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。
[0009]
 なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。

課題を解決するための手段

[0010]
 本発明の一態様は、トランジスタを有し、トランジスタは、半導体層と、第1の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、第1の絶縁層は、半導体層上に位置し、金属酸化物層は、第1の絶縁層上に位置し、機能層は、金属酸化物層上に位置し、導電層は、機能層上に位置し、半導体層、第1の絶縁層、金属酸化物層、機能層及び導電層は、互いに重なる領域を有し、トランジスタのチャネル長方向において、第1の絶縁層、金属酸化物層、機能層及び導電層の端部は、半導体層の端部よりも内側に位置し、機能層は、一のエッチャントにおけるエッチング速度が導電層のエッチング速度より遅い半導体装置である。
[0011]
 また、本発明の一態様は、トランジスタを有し、トランジスタは、半導体層と、第1の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、第1の絶縁層は、半導体層上に位置し、金属酸化物層は、第1の絶縁層上に位置し、機能層は、金属酸化物層上に位置し、導電層は、機能層上に位置し、半導体層、第1の絶縁層、金属酸化物層、機能層及び導電層は、互いに重なる領域を有し、トランジスタのチャネル長方向において、第1の絶縁層、金属酸化物層、機能層及び導電層の端部は、半導体層の端部よりも内側に位置し、機能層は、過酸化水素を有するエッチャントにおけるエッチング速度が、導電層のエッチング速度より遅い半導体装置である。
[0012]
 また、本発明の一態様は、トランジスタを有し、トランジスタは、半導体層と、第1の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、第1の絶縁層は、半導体層上に位置し、金属酸化物層は、第1の絶縁層上に位置し、機能層は、金属酸化物層上に位置し、導電層は、機能層上に位置し、半導体層、第1の絶縁層、金属酸化物層、機能層及び導電層は、互いに重なる領域を有し、トランジスタのチャネル長方向において、第1の絶縁層、金属酸化物層、機能層及び導電層の端部は、半導体層の端部よりも内側に位置し、機能層は、リン酸、酢酸、硝酸、塩酸又は硫酸の一以上を有するエッチャントにおけるエッチング速度が、導電層のエッチング速度より遅い半導体装置である。
[0013]
 また、前述の半導体装置において、第1の絶縁層、金属酸化物層、機能層及び導電層は、上面形状が概略一致すると好ましい。
[0014]
 また、前述の半導体装置において、第1の絶縁層、金属酸化物層及び機能層は、上面形状が概略一致し、導電層の端部は、第1の絶縁層の端部よりも内側に位置すると好ましい。
[0015]
 また、前述の半導体装置において、第1の絶縁層及び金属酸化物層は、上面形状が概略一致し、機能層及び導電層は、上面形状が概略一致し、導電層の端部は、第1の絶縁層の端部よりも内側に位置すると好ましい。
[0016]
 また、前述の半導体装置において、金属酸化物層、機能層及び導電層は、上面形状が概略一致し、導電層の端部は、第1の絶縁層の端部よりも内側に位置すると好ましい。
[0017]
 また、前述の半導体装置において、金属酸化物層及び機能層は、上面形状が概略一致し、導電層の端部は、金属酸化物層の端部よりも内側に位置し、金属酸化物層の端部は、第1の絶縁層の端部よりも内側に位置すると好ましい。
[0018]
 また、前述の半導体装置において、さらに、第2の絶縁層を有し、半導体層は、第1の絶縁層と重ならない第1の領域を有し、第2の絶縁層は、第1の領域を接し、第2の絶縁層は、シリコンと、窒素と、水素と、を含むと好ましい。

発明の効果

[0019]
 本発明の一態様によれば、形状不良の起こりにくいトランジスタを提供できる。または、電気特性の良好なトランジスタを提供できる。または、電気特性の良好な半導体装置を提供できる。または、電気特性の安定した半導体装置を提供できる。または、信頼性の高い半導体装置を提供できる。または、信頼性の高い表示装置を提供できる。
[0020]
 なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。

図面の簡単な説明

[0021]
[図1] 図1(A)は半導体装置の構成例を示す上面図である。図1(B)、(C)は半導体装置の構成例を示す断面図である。
[図2] 図2(A)は半導体装置の構成例を示す上面図である。図2(B)、(C)は半導体装置の構成例を示す断面図である。
[図3] 図3(A)は半導体装置の構成例を示す上面図である。図3(B)、(C)は半導体装置の構成例を示す断面図である。
[図4] 図4(A)は半導体装置の構成例を示す上面図である。図4(B)、(C)は半導体装置の構成例を示す断面図である。
[図5] 図5(A)は半導体装置の構成例を示す上面図である。図5(B)、(C)は半導体装置の構成例を示す断面図である。
[図6] 図6(A)、(B)、(C)、(D)、(E)、(F)は半導体装置の構成例を示す断面図である。
[図7] 図7(A)は半導体装置の構成例を示す上面図である。図7(B)、(C)は半導体装置の構成例を示す断面図である。
[図8] 図8(A)、(B)、(C)は半導体装置の構成例を示す断面図である。
[図9] 図9(A)、(B)、(C)は半導体装置の作製方法を説明する図である。
[図10] 図10(A)、(B)は半導体装置の作製方法を説明する図である。
[図11] 図11(A)、(B)は半導体装置の作製方法を説明する図である。
[図12] 図12(A)、(B)は半導体装置の作製方法を説明する図である。
[図13] 図13(A)、(B)は半導体装置の作製方法を説明する図である。
[図14] 図14(A)、(B)は半導体装置の作製方法を説明する図である。
[図15] 図15(A)、(B)、(C)は表示装置の上面図である。
[図16] 図16は表示装置の断面図である。
[図17] 図17は表示装置の断面図である。
[図18] 図18は表示装置の断面図である。
[図19] 図19は表示装置の断面図である。
[図20] 図20(A)は表示装置のブロック図である。図20(B)、(C)は表示装置の回路図である。
[図21] 図21(A)、(C)、(D)は表示装置の回路図である。図21(B)は表示装置のタイミングチャートである。
[図22] 図22(A)、(B)は表示モジュールの構成例である。
[図23] 図23(A)、(B)は電子機器の構成例である。
[図24] 図24(A)、(B)、(C)、(D)、(E)は電子機器の構成例である。
[図25] 図25(A)、(B)、(C)、(D)、(E)、(F)、(G)は電子機器の構成例である。
[図26] 図26(A)、(B)、(C)、(D)は電子機器の構成例である。
[図27] 図27(A)、(B)は断面STEM像である。
[図28] 図28はトランジスタのId−Vg特性を示す図である。
[図29] 図29(A)、(B)は断面STEM像である。
[図30] 図30はトランジスタのId−Vg特性を示す図である。
[図31] 図31(A)、(B)は試料の断面構造を示す図である。
[図32] 図32(A)、(B)はTDS分析結果を示す図である。
[図33] 図33(A)、(B)は水素濃度を示す図である。
[図34] 図34(A)は水素濃度を示す図である。図34(B)は水素濃度及びキャリア密度を示す図である。
[図35] 図35はトランジスタのId−Vg特性を示す図である。
[図36] 図36はトランジスタのId−Vg特性を示す図である。
[図37] 図37(A)、(B)は信頼性試験でのしきい値電圧の変動量を示す図である。

発明を実施するための形態

[0022]
 以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
[0023]
 また、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。
[0024]
 また、本明細書にて用いる「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
[0025]
 また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成要素同士の位置関係は、各構成要素を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
[0026]
 また、本明細書等において、トランジスタが有するソースとドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。
[0027]
 なお、本明細書等において、トランジスタのチャネル長方向とは、ソース領域とドレイン領域間を最短距離で結ぶ直線に平行な方向のうちの1つをいう。すなわち、チャネル長方向は、トランジスタがオン状態のときに半導体層を流れる電流の方向のうちの1つに相当する。また、チャネル幅方向とは、当該チャネル長方向に直交する方向をいう。なお、トランジスタの構造や形状によっては、チャネル長方向及びチャネル幅方向は1つに定まらない場合がある。
[0028]
 また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
[0029]
 また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
[0030]
 また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、nチャネル型トランジスタでは、ゲートとソースの間の電圧V gsがしきい値電圧V thよりも低い(pチャネル型トランジスタでは、V thよりも高い)状態をいう。
[0031]
 本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示(出力)する機能を有するものである。したがって表示パネルは出力装置の一態様である。
[0032]
 また、本明細書等では、表示パネルの基板に、例えばFPC(Flexible Printed Circuit)もしくはTCP(Tape Carrier Package)などのコネクターが取り付けられたもの、または基板にCOG(Chip On Glass)方式等によりICが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
[0033]
 なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
[0034]
 タッチパネルは、例えばタッチセンサ付き表示パネル(または表示装置)、タッチセンサ機能つき表示パネル(または表示装置)とも呼ぶことができる。タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。
[0035]
 また、本明細書等では、タッチパネルの基板に、コネクターやICが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
[0036]
(実施の形態1)
 本実施の形態では、本発明の一態様の半導体装置、表示装置、およびその作製方法について説明する。
[0037]
 本発明の一態様は、被形成面上に、チャネルが形成される半導体層と、半導体層上にゲート絶縁層(第1の絶縁層ともいう)と、ゲート絶縁層上の機能層と、機能層上にゲート電極として機能する導電層(第1の導電層ともいう)と、を有するトランジスタである。半導体層は、半導体特性を示す金属酸化物(以下、酸化物半導体ともいう)を含んで構成されることが好ましい。
[0038]
 導電層には、低抵抗な材料を用いることが好ましい。導電層に低抵抗な材料を用いることにより寄生抵抗を低減し、高いオン電流を有するトランジスタとすることができ、オン電流が高い半導体装置とすることができる。また、大型の表示装置、高精細の表示装置において配線抵抗を低減することにより信号遅延を抑制し、高速駆動が可能となる。導電層として、銅、銀、金、またはアルミニウム等を用いることができる。特に銅は量産性に優れるため好ましい。
[0039]
 導電層の被形成層の端部が導電層の端部よりも内側に位置する形状、いわゆるアンダーカットが生じると、後に形成される層の被覆性が低下し、該層に段切れや鬆発生といった不具合が生じてしまう。アンダーカット等の形状不良は、トランジスタの電気特性がばらつくなどの不具合が生じる恐れがある。
[0040]
 本発明の一態様では、導電層の被形成層として機能層を設け、導電層の加工に用いるエッチャントにおけるエッチング速度が導電層と同程度、または導電層より遅い構成とする。このような構成することによりアンダーカットの発生を抑制でき、形状不良の起こりにくいトランジスタとすることができる。また、電気特性の良好なトランジスタとすることができる。
[0041]
 また、機能層には、導電層に対して密着性が高いことが材料を用いると好ましい。機能層と導電層の密着性が高いことにより、機能層及び導電層を形成する際にエッチャントが機能層と導電層の間に侵入し、空隙が生じるのを抑制できる。
[0042]
 以下では、より具体的な例について、図面を参照して説明する。
[0043]
<構成例1>
 図1(A)は、トランジスタ100の上面図であり、図1(B)は、図1(A)に示す一点鎖線A1−A2における切断面の断面図に相当し、図1(C)は、図1(A)に示す一点鎖線B1−B2における切断面の断面図に相当する。なお、図1(A)において、トランジスタ100の構成要素の一部(保護層等)を省略して図示している。また、一点鎖線A1−A2方向はチャネル長方向、一点鎖線B1−B2方向はチャネル幅方向に相当する。また、トランジスタの上面図については、以降の図面においても図1(A)と同様に、構成要素の一部を省略して図示するものとする。
[0044]
 トランジスタ100は、基板102上に設けられ、絶縁層103、半導体層108、絶縁層110、金属酸化物層114、機能層113、導電層112、絶縁層116、絶縁層118等を有する。島状の半導体層108は、絶縁層103上に設けられる。絶縁層110は、絶縁層103の上面の一部、及び半導体層108の上面の一部を覆って設けられる。金属酸化物層114、機能層113及び導電層112は、絶縁層110上にこの順に積層して設けられ、半導体層108と重畳する部分を有する。
[0045]
 絶縁層110、金属酸化物層114、機能層113及び導電層112は、上面形状が互いに概略一致するように加工されている。
[0046]
 なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層の端部が下層の端部より内側に位置することや、上層の端部が下層の端部より外側に位置することもあり、この場合も「上面形状が概略一致」という。
[0047]
 絶縁層116は、導電層112の上面及び側面、機能層113の側面、金属酸化物層114の側面、絶縁層110の側面、半導体層108の上面及び側面、並びに絶縁層103の上面を覆って設けられている。絶縁層118は、絶縁層116を覆って設けられる。絶縁層116及び絶縁層118は、保護層として機能し、外部からの不純物元素の拡散を抑制できる。
[0048]
 機能層113及び導電層112の一部は、ゲート電極として機能する。絶縁層110の一部は、ゲート絶縁層として機能する。トランジスタ100は、半導体層108上にゲート電極が設けられる、いわゆるトップゲート型のトランジスタである。
[0049]
 また、図1(A)及び図1(B)に示すように、トランジスタ100は、絶縁層118上に導電層120a及び導電層120bを有していてもよい。導電層120a及び導電層120bはソース電極またはドレイン電極として機能する。導電層120a及び導電層120bは、それぞれ絶縁層118及び絶縁層116に設けられた開口部141aまたは開口部141bを介して、後述する領域108Nに電気的に接続される。
[0050]
 半導体層108は、金属酸化物を含むことが好ましい。
[0051]
 例えば半導体層108は、インジウムと、元素M(元素Mは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種)と、亜鉛と、を有すると好ましい。特に元素Mはアルミニウム、ガリウム、イットリウム、またはスズから選ばれた一種または複数種とすることが好ましい。
[0052]
 特に、半導体層108として、インジウム、ガリウム、及び亜鉛を含む酸化物を用いることが好ましい。
[0053]
 半導体層108は、組成の異なる層、または結晶性の異なる層、または不純物濃度の異なる層を積層した積層構造としてもよい。
[0054]
 導電層112として、銅、銀、金、またはアルミニウムから選ばれる一以上を用いることができる。特に、銅は低抵抗であることに加え、量産性に優れるため好ましい。
[0055]
 絶縁層110と機能層113との間に位置する金属酸化物層114は、絶縁層110に含まれる酸素が導電層112側に拡散することを防ぐバリア膜として機能する。さらに金属酸化物層114は、導電層112に含まれる水素や水が絶縁層110側に拡散することを防ぐバリア膜としても機能する。金属酸化物層114は、例えば少なくとも絶縁層110よりも酸素及び水素を透過しにくい材料を用いることができる。
[0056]
 金属酸化物層114により、導電層112にアルミニウムや銅などの酸素を吸引しやすい金属材料を用いた場合であっても、絶縁層110から導電層112へ酸素が拡散することを防ぐことができる。また、導電層112が水素を含む場合であっても、導電層112から絶縁層110を介して半導体層108へ水素が拡散することを防ぐことができる。その結果、半導体層108のチャネル形成領域におけるキャリア密度を極めて低いものとすることができる。
[0057]
 金属酸化物層114として、絶縁性材料または導電性材料を用いることができる。金属酸化物層114が絶縁性を有する場合には、ゲート絶縁層の一部として機能する。一方、金属酸化物層114が導電性を有する場合には、ゲート電極の一部として機能する。
[0058]
 金属酸化物層114として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いると、駆動電圧を低減できるため好ましい。
[0059]
 金属酸化物層114として、例えば、酸化インジウム、インジウムスズ酸化物(ITO)、またはシリコンを含有したインジウムスズ酸化物(ITSO)などの、導電性酸化物を用いることもできる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
[0060]
 また、金属酸化物層114として、半導体層108と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、上記半導体層108に適用可能な酸化物半導体材料を用いることが好ましい。このとき、金属酸化物層114として、半導体層108と同じスパッタリングターゲットを用いて形成した金属酸化物膜を適用することで、装置を共通化できるため好ましい。
[0061]
 または、半導体層108と金属酸化物層114の両方に、インジウム及びガリウムを含む金属酸化物材料を用いる場合、半導体層108よりもガリウムの組成(含有割合)が高い材料を用いると、酸素に対するブロッキング性をより高めることができるため好ましい。このとき、半導体層108には、金属酸化物層114よりもインジウムの組成が高い材料を用いることで、トランジスタ100の電界効果移動度を高めることができる。
[0062]
 また、金属酸化物層114は、スパッタリング装置を用いて形成すると好ましい。例えば、スパッタリング装置を用いて酸化物膜を形成する場合、酸素ガスを含む雰囲気で形成することで、絶縁層110や半導体層108中に好適に酸素を添加できる。
[0063]
 金属酸化物層114と導電層112との間に位置する機能層113は、耐酸化性を有する導電性材料を用いることが好ましい。耐酸化性を有する材料を用いることにより、機能層113の抵抗が高くなることを抑制できる。
[0064]
 また、金属酸化物層114及び機能層113は、導電層112の加工に用いるエッチャントにおけるエッチング速度が導電層112と同程度、または導電層112より遅いことが好ましい。
[0065]
 金属酸化物層114及び機能層113のエッチング速度が導電層112より速い場合、金属酸化物層114及び機能層113の端部が導電層112の端部よりも内側に位置するアンダーカットが生じやすい。アンダーカットが生じると、後に形成される絶縁層116及び絶縁層118の被覆性が低下し、絶縁層116及び絶縁層118に段切れや低密度な領域(鬆ともいう)といった不具合が生じてしまう。
[0066]
 本発明の一態様では、金属酸化物層114及び機能層113のエッチング速度が導電層112と同程度、または導電層112より遅い構成とすることにより、アンダーカットの発生を抑制でき、形状不良の起こりにくいトランジスタとすることができる。また、電気特性の良好なトランジスタとすることができる。
[0067]
 また、導電層112の加工に用いるエッチャントを用いて、同一の工程で機能層113、金属酸化物層114及び導電層112を形成できる。さらに、金属酸化物層114、機能層113及び導電層112の上面形状が互いに概略一致させることができる。
[0068]
 絶縁層110のエッチング速度は、金属酸化物層114、機能層113及び導電層112より遅いことが好ましい。絶縁層110のエッチング速度が、金属酸化物層114、機能層113及び導電層112より遅い構成とすることにより、金属酸化物層114、機能層113及び導電層112の形成の際に、絶縁層110がエッチングされる量を少なくすることができる。
[0069]
 また、機能層113は、金属酸化物層114及び導電層112に対して密着性が高いことが好ましい。例えば、金属酸化物層114上に導電層112を形成する構成においてこれらの層の密着性が低い場合、金属酸化物層114及び導電層112を形成する際にエッチャントが金属酸化物層114と導電層112の間に侵入することで、金属酸化物層114と導電層112との間に空隙が生じる場合がある。本発明の一態様では、金属酸化物層114と導電層112との間に機能層113を設けることにより、金属酸化物層114、機能層113及び導電層112の密着性が高まり、これらの層の間に空隙が生じるのを抑制でき、形状不良の起こりにくいトランジスタとすることができる。また、電気特性の良好なトランジスタとすることができる。
[0070]
 また、機能層113は、水素を有する不純物の放出量が少ないことが好ましい。水素を有する不純物としては、例えば、水素、水などがある。機能層113から水素を有する不純物が放出される場合、該水素が半導体層108のチャネル形成領域に達すると、チャネル形成領域が有する酸素と結合して水として脱離し、チャネル形成領域に酸素欠損(以下、V とも記す)を形成する場合がある。また、チャネル形成領域に酸素欠損(V )及び水素が存在すると、酸素欠損(V )に水素が入った状態(以下、V Hとも記す)が形成される場合がある。V Hはキャリア発生源となり、トランジスタの電気特性及び信頼性に悪影響を及ぼす場合がある。水素を有する不純物の放出量が少ない機能層113を用いることで、良好な電気特性及び信頼性を得ることができる。
[0071]
 また、機能層113は、酸素を有する不純物の放出量が少ないことが好ましい。酸素を有する不純物としては、例えば、酸素、水などがある。機能層113から酸素を有する不純物が放出される場合、該酸素が導電層112に達すると、導電層112の抵抗が高くなる場合がある。酸素を有する不純物の放出量が少ない機能層113を用いることで、導電層112の抵抗が高くなることを抑制できる。
[0072]
 機能層113として、金属酸化物を用いることができる。例えば、酸化インジウム、インジウムスズ酸化物(ITO)、シリコンを含有したインジウムスズ酸化物(ITSO)等のインジウムを有する酸化物を用いることができる。ITSOはシリコンを含有することにより結晶化しづらく、平坦性が高いことから、ITSO上に形成される膜との密着性が高くなり、特に好ましい。また、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを含有した酸化亜鉛等の金属酸化物を用いることができる。
[0073]
 また、機能層113として、インジウムと、元素M(元素Mは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種)と、亜鉛とを有する酸化物を用いることができる。特に、元素Mはアルミニウム、ガリウム、イットリウム、またはスズから選ばれた一種または複数種とすることが好ましい。例えば、In−Ga−Zn酸化物のうち、Inの原子数比がGaの原子数比より大きいと導電性が高まり好ましい。特に、機能層113のIn、元素M、及びZnの原子数の比を、In:M:Zn=4:2:3またはその近傍とすることが好ましい。または、In、M、及びZnの原子数の比を、In:M:Zn=5:1:6またはその近傍とすると好ましい。また、半導体層108の組成として、半導体層108のIn、元素M、及びZnの原子数の比を概略等しくしてもよい。すなわち、In、元素M、及びZnの原子数の比が、In:M:Zn=1:1:1またはその近傍の材料を含んでいてもよい。
[0074]
 また、機能層113として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステン等の金属、またはこれを主成分とする合金を用いることができる。
[0075]
 機能層113は、金属酸化物層114及び導電層112と異なる材料を用いることが好ましい。なお、本明細書等において、異なる材料とは構成元素が異なる材料、または構成元素が同じで、組成が異なる材料をいう。金属酸化物層114が導電層112に対して密着性が低い場合であっても、金属酸化物層114と導電層112との間に、金属酸化物層114と異なる材料を有する機能層113を設けることにより、金属酸化物層114及び導電層112に対して密着性が高めることができる。
[0076]
 機能層113は、前述の材料を2層以上積層する構造としてもよい。
[0077]
 半導体層108は、絶縁層110を介して導電層112と重なる、チャネル形成領域を有する。また、半導体層108は、当該チャネル形成領域を挟む一対の領域108Nを有する。領域108Nは、半導体層108のうち、導電層112及び絶縁層110のいずれにも重ならない領域であって、絶縁層116と接する領域である。
[0078]
 領域108Nは、チャネル形成領域よりも低抵抗な領域、キャリア密度が高い領域、酸素欠陥密度の高い領域、不純物濃度の高い領域、またはn型である領域ともいうことができる。
[0079]
 領域108Nは、不純物元素(以下、第1の元素と記す)を含む領域である。第1の元素としては、例えば水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、マグネシウムまたは希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素、リン、マグネシウム、またはアルミニウムを含むことが好ましい。またこれら元素を2以上含んでいてもよい。
[0080]
 半導体層108のチャネル形成領域に接する絶縁層103と絶縁層110には、酸化物膜を用いることが好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜などの酸化物膜を用いることができる。これにより、トランジスタ100の作製工程における熱処理などで、絶縁層103や絶縁層110から脱離した酸素を半導体層108のチャネル形成領域に供給し、半導体層108中の酸素欠損を低減できる。図1(B)及び図1(C)では絶縁層110及び絶縁層103を単層構造で示したが、それぞれ2層以上の積層構造としてもよい。
[0081]
 また、絶縁層103は窒化物膜と、窒化物膜上の酸化物膜との積層構造とすると好ましい。例えば、窒化物膜として窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどを用いることができる。絶縁層103の下側に窒化物膜を設けることにより、絶縁層103より下層からの不純物が絶縁層103より上層へ拡散することを抑制できる。それとともに、チャネル形成領域に接する絶縁層103の上側に酸化物膜を設けることにより、絶縁層103から脱離した酸素をチャネル形成領域に供給できる。絶縁層103として、例えば、窒化シリコン膜と、窒化シリコン膜上の酸化窒化シリコン膜との積層構造とすることができる。
[0082]
 なお、本明細書等において、酸化窒化物とはその組成として窒素よりも酸素の含有量が多い物質を指し、酸化窒化物は酸化物に含まれる。窒化酸化物とはその組成として酸素よりも窒素の含有量が多い物質を指し、窒化酸化物は窒化物に含まれる。
[0083]
 絶縁層110の端部の一部は、半導体層108上に位置している。絶縁層110は、導電層112と重畳し、ゲート絶縁層として機能する領域を有する。
[0084]
 ここで、領域108Nにおける不純物濃度は、絶縁層116に近いほど濃度が高くなるような濃度勾配を有することが好ましい。これにより、領域108N全体に亘って均一な濃度とした場合に比べて、領域108N内の第1の元素の総量を低くできるため、作製工程中の熱などの影響によりチャネル形成領域に拡散しうる不純物の量を低く保つことができる。また、領域108Nの上部ほど低抵抗となるため、導電層120a(または導電層120b)との接触抵抗をより効果的に低減できる。
[0085]
 後述するように、領域108Nに第1の不純物元素を添加する処理は、絶縁層110をマスクとして行うことができる。これにより、領域108Nを自己整合的に形成できる。
[0086]
 領域108Nは、不純物濃度が、1×10 19atoms/cm 以上、1×10 23atoms/cm 以下、好ましくは5×10 19atoms/cm 以上、5×10 22atoms/cm 以下、より好ましくは1×10 20atoms/cm 以上、1×10 22atoms/cm 以下である領域を含むことが好ましい。
[0087]
 領域108Nに含まれる不純物の濃度は、例えば二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)や、X線光電子分光法(XPS:X−ray Photoelectron Spectroscopy)等の分析法により分析できる。XPS分析を用いる場合には、表面側または裏面側からのイオンスパッタリングとXPS分析を組み合わせることで、深さ方向の濃度分布を知ることができる。
[0088]
 また、領域108Nにおいて、第1の元素は酸化した状態で存在していることが好ましい。例えば第1の元素としてホウ素、リン、マグネシウム、アルミニウム、シリコンなどの酸化しやすい元素を用いることが好ましい。このような酸化しやすい元素は、半導体層108中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度(例えば400℃以上、600℃以上、または800℃以上)がかかった場合であっても、脱離することが抑制される。また、第1の元素が半導体層108中の酸素を奪うことで、領域108N中に多くの酸素欠損が生成される。この酸素欠損と、膜中の水素とが結合することでキャリア供給源となるため、領域108Nは極めて低抵抗な状態となる。
[0089]
 なお、後の工程で高い温度がかかる処理を行なう際、外部や領域108Nの近傍の膜から多量の酸素が領域108Nに供給されてしまうと、抵抗が上昇してしまう場合がある。そのため、高い温度のかかる処理を行なう際には、酸素に対するバリア性の高い絶縁層116で半導体層108を覆った状態で処理することが好ましい。
[0090]
 絶縁層116は、半導体層108の領域108Nに接して設けられている。
[0091]
 絶縁層116は、領域108Nに対する水素の供給源として機能する。例えば、絶縁層116は、加熱により水素を放出する膜であることが好ましい。このような絶縁層116を領域108Nに接して設け、絶縁層116の形成後に加熱処理を行なうことで、領域108Nに水素を供給して抵抗を下げることができる。
[0092]
 絶縁層116は、成膜の際に用いる成膜ガスに、水素元素を含むガスを用いて成膜される膜であることが好ましい。これにより、絶縁層116の成膜時にも、領域108Nに水素を効果的に供給できる。
[0093]
 絶縁層116としては、例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの絶縁膜を用いることができる。
[0094]
 領域108Nは、上述のように第1の元素が添加されることで酸素欠損を多く含む状態である。したがって、半導体層108中に含まれる水素に加えて、絶縁層116からさらに水素を供給することで、よりキャリア密度を高めることができる。
[0095]
 絶縁層118は、トランジスタ100を保護する保護層として機能する。絶縁層118としては、例えば、酸化物または窒化物などの無機絶縁材料を用いることができる。より具体的な例としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムアルミネートなどの無機絶縁材料を用いることができる。また、絶縁層118を平坦化層として用いることもできる。その場合、絶縁層118として有機樹脂材料を用いることができる。
[0096]
 なお、ここでは保護層として絶縁層116と絶縁層118の積層構造とする場合を示したが、絶縁層118は不要であれば設けなくてもよい。また、絶縁層118を2層以上の積層構造としてもよい。
[0097]
 ここで、半導体層108について、及び半導体層108中に形成されうる酸素欠損について説明する。
[0098]
 半導体層108のチャネル形成領域に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、半導体層108中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となりうる。チャネル形成領域中にキャリア供給源が生成されると、トランジスタ100の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、チャネル形成領域においては、酸素欠損が少ないほど好ましい。
[0099]
 そこで、本発明の一態様においては、半導体層108のチャネル形成領域近傍の絶縁膜、具体的には、チャネル形成領域の上方に位置する絶縁層110、及び下方に位置する絶縁層103が、酸化物膜を含む構成である。作製工程中の熱などにより絶縁層103及び絶縁層110からチャネル形成領域へ酸素を移動させることで、チャネル形成領域中の酸素欠損を低減することが可能となる。
[0100]
 また、半導体層108は、元素Mに対するInの原子数比が1より大きい領域を有すると好ましい。Inの含有率が高いほど、トランジスタの電界効果移動度を向上させることができる。
[0101]
 ここで、In、Ga、Znを含む金属酸化物の場合、Inと酸素の結合力は、Gaと酸素の結合力よりも弱いため、Inの含有率が高い場合には、金属酸化物膜中に酸素欠損が形成されやすい。また、Gaに代えて、上記Mで示す金属元素を用いた場合でも同様の傾向がある。金属酸化物膜中に酸素欠損が多く存在すると、トランジスタの電気特性の低下や、信頼性の低下が生じる。
[0102]
 しかしながら本発明の一態様では、金属酸化物を含む半導体層108のチャネル形成領域中に極めて多くの酸素を供給できるため、Inの含有率が高い金属酸化物材料を用いることが可能となる。これにより、極めて高い電界効果移動度と、安定した電気特性と、高い信頼性とを兼ね備えたトランジスタを実現できる。
[0103]
 例えば、元素Mに対するInの原子数比が、1.5以上、または2以上、または3以上、または3.5以上、または4以上である金属酸化物を、好適に用いることができる。
[0104]
 特に、半導体層108のIn、M、及びZnの原子数の比を、In:M:Zn=4:2:3またはその近傍とすることが好ましい。または、In、M、及びZnの原子数の比を、In:M:Zn=5:1:6またはその近傍とすると好ましい。また、半導体層108の組成として、半導体層108のIn、M、及びZnの原子数の比を概略等しくしてもよい。すなわち、In、M、及びZnの原子数の比が、In:M:Zn=1:1:1またはその近傍の材料を含んでいてもよい。
[0105]
 例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い(狭額縁ともいう)表示装置を提供できる。また、上記の電界効果移動度が高いトランジスタを、ソースドライバ(特に、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、表示装置に接続される配線数が少ない表示装置を提供できる。
[0106]
 なお、半導体層108が、元素Mに対するInの原子数比が1より大きい領域を有していても、半導体層108の結晶性が高い場合、電界効果移動度が低くなる場合がある。半導体層108の結晶性としては、例えば、X線回折(XRD:X−Ray Diffraction)を用いて分析する、あるいは、透過型電子顕微鏡(TEM:Transmission Electron Microscope)を用いて分析することで解析できる。
[0107]
 ここで、半導体層108のチャネル形成領域は、不純物濃度を低く、欠陥準位密度を低く(酸素欠損を少なく)することにより、膜中のキャリア密度を低くすることができる。このような金属酸化物膜を半導体層のチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、このような金属酸化物膜を用いたトランジスタは、オフ電流が著しく小さい特性を得ることができる。
[0108]
 半導体層108に結晶性の高い金属酸化物膜を用いると、半導体層108の加工時や、絶縁層110の成膜時のダメージを抑制することができ、信頼性の高いトランジスタを実現できる。一方、半導体層108に結晶性の比較的低い金属酸化物膜を用いることで、電気伝導性が向上し、電界効果移動度の高いトランジスタを実現できる。
[0109]
 半導体層108としては、後述するCAAC(c−axis aligned crystal)構造を有する金属酸化物膜、nc(nano crystal)構造を有する金属酸化物膜、またはCAAC構造とnc構造とが混在した金属酸化物膜を用いることが好ましい。
[0110]
 また、半導体層108が、2層以上の積層構造を有していてもよい。
[0111]
 例えば、組成の異なる2以上の金属酸化物膜を積層した半導体層108を用いることができる。例えば、In−M−Zn酸化物を用いた場合に、In、M、及びZnの原子数の比が、In:M:Zn=5:1:6、In:M:Zn=4:2:3、In:M:Zn=1:1:1、In:M:Zn=2:2:1、In:M:Zn=1:3:4、In:M:Zn=1:3:2、またはそれらの近傍であるスパッタリングターゲットで形成する膜のうち、2以上を積層して用いることが好ましい。
[0112]
 また、結晶性の異なる2以上の金属酸化物膜を積層した半導体層108を用いることができる。その場合、同じ酸化物ターゲットを用い、成膜条件を異ならせることで、大気に触れることなく連続して形成されることが好ましい。
[0113]
 このとき、半導体層108として、nc構造を有する金属酸化物膜と、CAAC構造を有する金属酸化物膜の積層構造とすることができる。または、nc構造を有する金属酸化物膜と、nc構造を有する金属酸化物膜の積層構造としてもよい。なお、各々の金属酸化物膜に好適に用いることのできる金属酸化物の機能、または材料の構成については、後述するCAC(Cloud−Aligned Composite)の記載を援用できる。
[0114]
 例えば、先に形成する第1の金属酸化物膜の成膜時の酸素流量比を、後に形成する第2の金属酸化物膜の成膜時の酸素流量比よりも小さくする。または、第1の金属酸化物膜の成膜時に、酸素を流さない条件とする。これにより、第2の金属酸化物膜の成膜時に、酸素を効果的に供給できる。また、第1の金属酸化物膜は第2の金属酸化物膜よりも結晶性が低く、電気伝導性の高い膜とすることができる。一方、上部に設けられる第2の金属酸化物膜を第1の金属酸化物膜よりも結晶性の高い膜とすることで、半導体層108の加工時や、絶縁層110の成膜時のダメージを抑制できる。
[0115]
 より具体的には、第1の金属酸化物膜の成膜時の酸素流量比を、0%以上50%未満、好ましくは0%以上30%以下、より好ましくは0%以上20%以下、代表的には10%とする。また第2の金属酸化物膜の成膜時の酸素流量比を、50%以上100%以下、好ましくは60%以上100%以下、より好ましくは80%以上100%以下、さらに好ましくは90%以上100%以下、代表的には100%とする。また、第1の金属酸化物膜と第2の金属酸化物膜とで、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮できるため好ましい。
[0116]
 このような構成とすることで、電気特性に優れ、且つ信頼性の高いトランジスタ100を実現できる。
[0117]
 以下では、上記構成例1と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、上記構成例1と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例1と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
[0118]
<構成例2>
 図2(A)は、トランジスタ100Aの上面図であり、図2(B)はトランジスタ100Aのチャネル長方向の断面図であり、図2(C)はトランジスタ100Aのチャネル幅方向の断面図である。
[0119]
 トランジスタ100Aは、基板102と絶縁層103との間に導電層106を有する点で、構成例1と主に相違している。導電層106は半導体層108のチャネル形成領域と、機能層113及び導電層112と重畳する領域を有する。
[0120]
 トランジスタ100Aにおいて、導電層106は、第1のゲート電極(ボトムゲート電極ともいう)としての機能を有し、機能層113及び導電層112は、第2のゲート電極(トップゲート電極ともいう)としての機能を有する。また、絶縁層103の一部は第1のゲート絶縁層として機能し、絶縁層110の一部は、第2のゲート絶縁層として機能する。
[0121]
 半導体層108の、機能層113、導電層112及び導電層106の少なくとも一方と重畳する部分は、チャネル形成領域として機能する。なお以下では説明を容易にするため、半導体層108の機能層113及び導電層112と重畳する部分をチャネル形成領域と呼ぶ場合があるが、実際には機能層113及び導電層112と重畳せずに、導電層106と重畳する部分(領域108Nを含む部分)にもチャネルが形成しうる。
[0122]
 また、図2(A)及び図2(C)に示すように、導電層106は、金属酸化物層114、絶縁層110、及び絶縁層103に設けられた開口部142を介して、機能層113及び導電層112と電気的に接続されていてもよい。これにより、導電層106と、機能層113及び導電層112には、同じ電位を与えることができる。
[0123]
 導電層106は、導電層112、導電層120a、または導電層120bと同様の材料を用いることができる。特に導電層106に銅を含む材料を用いると、配線抵抗を低減できるため好ましい。また、導電層106にタングステンやモリブデンなどの高融点金属を含む材料を用いると、後の工程において高い温度で処理を行なうことができる。
[0124]
 また、図2(A)及び図2(C)に示すように、チャネル幅方向において、機能層113、導電層112及び導電層106が、半導体層108の端部よりも外側に突出していることが好ましい。このとき、図2(C)に示すように、半導体層108のチャネル幅方向の全体が、絶縁層110と絶縁層103を介して、機能層113及び導電層112と、導電層106に覆われた構成となる。
[0125]
 このような構成とすることで、半導体層108を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層106と、機能層113及び導電層112に同じ電位を与えることが好ましい。これにより、半導体層108にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ100Aのオン電流を増大させることができる。そのため、トランジスタ100Aを微細化することも可能となる。
[0126]
 なお、機能層113及び導電層112と、導電層106とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ100Aを駆動するための信号を与えてもよい。このとき、一方の電極に与える電位により、トランジスタ100Aを他方の電極で駆動する際のしきい値電圧を制御することもできる。
[0127]
 以上が、構成例2についての説明である。
[0128]
<構成例3>
 図3(A)は、トランジスタ100Bの上面図であり、図3(B)はトランジスタ100Bのチャネル長方向の断面図であり、図3(C)はトランジスタ100Bのチャネル幅方向の断面図である。
[0129]
 トランジスタ100Bは、導電層112の端部が絶縁層110の端部よりも内側に位置する点で、構成例1と主に相違している。言い換えると、絶縁層110は、少なくとも半導体層108上において、導電層112の端部よりも外側に突出した部分を有する。また、絶縁層110、金属酸化物層114及び機能層113は、上面形状が互いに概略一致する。
[0130]
 なお、図3(B)及び図3(C)に示すように、導電層112と重なる領域の機能層113の膜厚より、導電層112と重ならない領域の機能層113の膜厚が薄くなる場合がある。
[0131]
 絶縁層116は、導電層112の上面及び側面、機能層113の側面、金属酸化物層114の側面、絶縁層110の側面、半導体層108の上面及び側面、並びに絶縁層103の上面を覆って設けられている。
[0132]
 以上が、構成例3についての説明である。
[0133]
<構成例4>
 図4(A)は、トランジスタ100Cの上面図であり、図4(B)はトランジスタ100Cのチャネル長方向の断面図であり、図4(C)はトランジスタ100Cのチャネル幅方向の断面図である。
[0134]
 トランジスタ100Cは、導電層112及び機能層113の端部が絶縁層110の端部よりも内側に位置する点で、構成例1と主に相違している。言い換えると、絶縁層110は、少なくとも半導体層108上において、導電層112及び機能層113の端部よりも外側に突出した部分を有する。また、導電層112及び機能層113は、上面形状が互いに概略一致する。絶縁層110及び金属酸化物層114は、上面形状が互いに概略一致する。
[0135]
 なお、図4(B)及び図4(C)に示すように、導電層112及び機能層113と重なる領域の金属酸化物層114の膜厚より、導電層112と重ならない領域の金属酸化物層114の膜厚が薄くなる場合がある。
[0136]
 半導体層108は、チャネル形成領域を挟む一対の領域108Lと、その外側に一対の領域108Nとを有する。領域108Lは、半導体層108のうち、絶縁層110と重なり、且つ導電層112とは重ならない領域である。領域108Lは、オフセット領域ということができる。
[0137]
 領域108Lは、チャネル形成領域と比較して、抵抗が同程度または低い領域、キャリア密度が同程度または高い領域、酸素欠陥密度が同程度または高い領域、不純物濃度が同程度または高い領域ともいうことができる。
[0138]
 領域108Lは、領域108Nと比較して、抵抗が同程度または高い領域、キャリア密度が同程度または低い領域、酸素欠陥密度が同程度または低い領域、不純物濃度が同程度または低い領域ともいうことができる。
[0139]
 なお、領域108L中のキャリア密度は均一でなくてもよく、領域108N側からチャネル形成領域にかけてキャリア密度が小さくなるような勾配を有している場合がある。例えば、領域108L中の水素濃度または酸素欠損の濃度のいずれか一方、または両方が、領域108N側からチャネル形成領域側にかけて濃度が小さくなるような勾配を有していてもよい。
[0140]
 絶縁層110の端部の一部は、半導体層108上に位置している。絶縁層110は、導電層112と重畳し、ゲート絶縁層として機能する領域と、導電層112と重ならない部分(すなわち、領域108Lと重なる部分)とを有する。
[0141]
 絶縁層116は、導電層112の上面及び側面、機能層113の側面、金属酸化物層114の側面、絶縁層110の側面、半導体層108の上面及び側面、並びに絶縁層103の上面を覆って設けられている。領域108Lは、絶縁層110が間に存在することで絶縁層116と接しないため、領域108Nよりも供給される水素は少ない。さらに、不純物濃度も領域108Nよりも小さいため、領域108Lは、領域108Nよりも高抵抗な状態とすることができる。
[0142]
 後述するように、領域108Lを自己整合的に形成することが可能となるため、領域108Lを形成するためのフォトマスクを必要とせず、作製コストを低減できる。また、自己整合的に領域108Lを形成することにより、領域108Lと、機能層113及び導電層112の相対的な位置ずれが生じることがないため、半導体層108中の領域108Lの幅を概略一致させることができる。
[0143]
 半導体層108中の低抵抗な領域108Nではない領域に、ゲートの電界が掛からない(またはチャネル形成領域よりも掛かりにくい)領域108Lをばらつきなく安定して形成できる。その結果、トランジスタのソース−ドレイン耐圧を向上させることができ、信頼性の高いトランジスタを実現できる。領域108Lの幅は、10nm以上10μm以下、好ましくは30nm以上5μm以下、より好ましくは50nm以上1μm以下とする。領域108Lのチャネル長方向の幅が長いと実効チャネル長が長くなり、トランジスタの駆動速度が遅くなる場合がある。前述の幅とすることで、駆動速度の速いトランジスタとすることができる。
[0144]
 なお、金属酸化物層114に導電性材料を用いる場合は、金属酸化物層114と重なる領域の半導体層108にゲートの電界がかかるため、領域108Lは形成されない。
[0145]
 以上が、構成例4についての説明である。
[0146]
<構成例5>
 図5(A)は、トランジスタ100Dの上面図であり、図5(B)はトランジスタ100Dのチャネル長方向の断面図であり、図5(C)はトランジスタ100Dのチャネル幅方向の断面図である。
[0147]
 トランジスタ100Dは、導電層112、機能層113及び金属酸化物層114の端部が絶縁層110の端部よりも内側に位置する点で、構成例1と主に相違している。言い換えると、絶縁層110は、少なくとも半導体層108上において、導電層112、機能層113及び金属酸化物層114の端部よりも外側に突出した部分を有する。また、導電層112、機能層113及び金属酸化物層114は、上面形状が互いに概略一致する。
[0148]
 絶縁層116は、導電層112の上面及び側面、機能層113の側面、金属酸化物層114の側面、絶縁層110の上面及び側面、半導体層108の上面及び側面、並びに絶縁層103の上面を覆って設けられている。絶縁層118は、絶縁層116を覆って設けられている。図5(B)中の一点鎖線で囲った領域の拡大図を、図6(A)に示す。
[0149]
 半導体層108は、チャネル形成領域を挟む一対の領域108Lと、その外側に一対の領域108Nとを有する。半導体層108中の低抵抗な領域108Nではない領域に、ゲートの電界が掛からない(またはチャネル形成領域よりも掛かりにくい)領域108Lをばらつきなく安定して形成できる。その結果、トランジスタのソース−ドレイン耐圧を向上させることができ、信頼性の高いトランジスタを実現できる。また、チャネル形成領域と低抵抗な領域108Nの間に領域108Lを設けることにより、チャネル形成領域と領域108Nの境界での電流密度を緩和でき、チャネルとソース又はドレインの境界における発熱が抑制され、信頼性の高い半導体装置とすることができる。
[0150]
 導電層112、機能層113及び金属酸化物層114を形成する際に、導電層112と重ならない絶縁層110の一部がエッチングされ、絶縁層110の膜厚が薄くなる場合がある。具体的には、図6(B)に示すように、導電層112と重なる領域の絶縁層110の膜厚と比較して、導電層112と重ならない領域の絶縁層110の膜厚が薄くなる場合がある。言い換えると、チャネル形成領域と重なる領域の絶縁層110の膜厚と比較して、チャネル形成領域と重ならない領域の絶縁層110の膜厚が薄くなる場合がある。
[0151]
 図5(B)、図5(C)、図6(A)及び図6(B)では絶縁層110を単層構造で示したが、2層以上の積層構造としてもよい。図6(C)には、絶縁層110が絶縁層110aと、絶縁層110a上の絶縁層110bとの2層構造である例を示している。なお、絶縁層110a及び絶縁層110bは同種の材料の絶縁膜を用いることができるため、絶縁層110aと絶縁層110bの界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁層110aと絶縁層110bの界面を破線で図示している。
[0152]
 半導体層108のチャネル形成領域と接する絶縁層110aは、チャネル形成領域との界面近傍、及び膜中の欠陥密度が低いことが好ましい。また、絶縁層110aは、膜中の水素を有する不純物濃度が低いことが好ましい。また、絶縁層110a形成時の半導体層108へのダメージが小さいことが好ましい。絶縁層110aに欠陥密度及び不純物濃度が低い膜を用い、また半導体層108へのダメージが小さい成膜条件を用いることにより、良好な電気特性を有するトランジスタとすることができる。
[0153]
 例えば、絶縁層110としてシリコンを有する膜を用いる場合、絶縁層110aは成膜の際に用いる成膜ガスに対するシリコン含有ガスの比が低い成膜条件を用いることができる。成膜ガスに対するシリコン含有ガスの比が低い成膜条件を用いることで、欠陥密度及び不純物濃度が低い絶縁層110aを形成できる。また、絶縁層110a形成時の成膜パワーを低くすることにより、半導体層108へのダメージを小さくできる。
[0154]
 金属酸化物層114と接する絶縁層110bは、導電層112の加工に用いるエッチャントにおけるエッチング速度が導電層112と同程度、または導電層112より遅い構成とすることが好ましい。
[0155]
 絶縁層110bは、絶縁層110aより緻密な膜であることが好ましい。緻密な絶縁層110bは、絶縁層110aより成膜速度が遅い成膜条件で形成できる。また、緻密な絶縁層110bは、その表面に水が吸着することが抑制される。つまり、絶縁層110の上面に絶縁層110bを設けることにより、絶縁層110の表面に水が吸着することを抑制できる。
[0156]
 絶縁層110の表面に水が吸着した場合、該吸着水が有する水素がチャネル形成領域に達すると、チャネル形成領域にキャリアが形成され、トランジスタの電気特性及び信頼性に悪影響を及ぼす場合がある。水が吸着しづらい絶縁層110bを絶縁層110の上面に設けることにより、チャネル形成領域にキャリアが形成されることを抑制でき、良好な電気特性及び信頼性を得られる。
[0157]
 絶縁層110bの形成は、絶縁層110aより成膜速度が遅い成膜条件を用いることができる。例えば、絶縁層110としてシリコンを有する膜を用いる場合、絶縁層110bは成膜の際に用いる成膜ガスに対するシリコン含有ガスの比が低い条件を用いることができる。さらに、絶縁層110aと比較して、絶縁層110bは成膜時の成膜パワーを高くすることで水が吸着しづらい絶縁層とすることができる。
[0158]
 絶縁層110bは、一のエッチャントにおけるエッチング速度が絶縁層110aより遅いことが好ましい。なお、絶縁層110aと比較して、絶縁層110bは膜密度が高くなる場合がある。絶縁層110a及び絶縁層110bの膜密度の違いは、例えば、TEM像の濃度(輝度)で評価できる。
[0159]
 導電層112、機能層113及び金属酸化物層114を形成する際に、導電層112と重ならない領域の絶縁層110bの膜厚が薄くなる場合がある。図6(D)に示すように、導電層112と重ならない領域に絶縁層110bが残存することが好ましい。導電層112と重ならない領域に絶縁層110bが残存する構成とすることで、絶縁層110に水が吸着することを抑制できる。
[0160]
 導電層112と重なる領域の絶縁層110bは、導電層112と重ならない領域に絶縁層110bが残存する厚さで形成することが好ましい。導電層112と重なる領域の絶縁層110bの厚さは1nm以上50nm以下、好ましくは2nm以上40nm以下、さらに好ましくは3nm以上30nm以下とする。
[0161]
 図6(E)には、絶縁層110が絶縁層110aと、絶縁層110a上の絶縁層110bと、絶縁層110aと絶縁層110bの間の絶縁層110cとの3層構造である例を示している。なお、絶縁層110a、絶縁層110b及び絶縁層110cは同種の材料の絶縁膜を用いることができるため、絶縁層110a、絶縁層110b及び絶縁層110cそれぞれの界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁層110a、絶縁層110b及び絶縁層110cそれぞれの界面を破線で図示している。
[0162]
 絶縁層110cの形成は、絶縁層110a及び絶縁層110bより成膜速度が速い成膜条件を用いることができる。成膜速度が速い絶縁層110cを用いることにより、積層構造の絶縁層110を生産性高く形成できる。
[0163]
 例えば、絶縁層110としてシリコンを有する膜を用いる場合、絶縁層110a及び絶縁層110bと比較して、絶縁層110cは成膜の際に用いる成膜ガスに対するシリコン含有ガスの比が高い条件を用いることができる。また、絶縁層110cは成膜時のパワーを高くすることで不純物の少ない絶縁層とすることができる。さらに、絶縁層110cは成膜時の圧力を高くすることで不純物の少ない絶縁層とすることができる。
[0164]
 絶縁層110cは、一のエッチャントにおけるエッチング速度が絶縁層110a及び絶縁層110bより速いことが好ましい。なお、絶縁層110a及び絶縁層110bと比較して、絶縁層110cは膜密度が低くなる場合がある。絶縁層110a、絶縁層110b及び絶縁層110cの膜密度の違いは、例えば、TEM像の濃度(輝度)で評価できる。また、絶縁層110a及び絶縁層110bと比較して、絶縁層110cは膜中の水素濃度が高くなる場合がある。絶縁層110a、絶縁層110b及び絶縁層110cの水素濃度の違いは、例えば、二次イオン質量分析法で評価できる。
[0165]
 導電層112、機能層113及び金属酸化物層114を形成する際に、導電層112と重ならない領域の絶縁層110bの膜厚が薄くなる場合がある。図6(F)に示すように、導電層112と重ならない領域に絶縁層110bが残存することが好ましい。導電層112と重ならない領域に絶縁層110bが残存する構成とすることで、絶縁層110に水が吸着することを抑制できる。
[0166]
 また、図7(A)、図7(B)及び図7(C)に示すように、導電層112の端部が機能層113及び金属酸化物層114の端部よりも内側に位置してもよい。図7(A)は、トランジスタ100Eの上面図であり、図7(B)はトランジスタ100Eのチャネル長方向の断面図であり、図7(C)はトランジスタ100Eのチャネル幅方向の断面図である。
[0167]
 トランジスタ100Eは、導電層112、機能層113及び金属酸化物層114の端部が絶縁層110の端部よりも内側に位置する点、及び導電層112の端部が機能層113及び金属酸化物層114の端部よりも内側に位置する点で、構成例1と主に相違している。言い換えると、絶縁層110は、少なくとも半導体層108上において、導電層112、機能層113及び金属酸化物層114の端部よりも外側に突出した部分を有する。さらに、機能層113及び金属酸化物層114は、少なくとも絶縁層110上において、導電層112の端部よりも外側に突出した部分を有する。また、機能層113及び金属酸化物層114は、上面形状が互いに概略一致する。
[0168]
 導電層112に、導電層112の加工に用いるエッチャントにおけるエッチング速度が金属酸化物層114及び機能層113より速い材料を用いることにより、導電層112の端部が機能層113及び金属酸化物層114の端部よりも内側に位置する構成とすることができる。
[0169]
 絶縁層116は、導電層112の上面及び側面、機能層113の上面及び側面、金属酸化物層114の側面、絶縁層110の上面及び側面、半導体層108の上面及び側面、並びに絶縁層103の上面を覆って設けられている。絶縁層118は、絶縁層116を覆って設けられている。
[0170]
 導電層112、機能層113及び金属酸化物層114を形成する際に、導電層112と重ならない絶縁層110の一部がエッチングされ、絶縁層110の膜厚が薄くなる場合がある。図7(B)中の一点鎖線で囲った領域の拡大図を、図8(A)に示す。図8(A)に示すように、導電層112と重なる領域の絶縁層110の膜厚と比較して、導電層112と重ならない領域の絶縁層110の膜厚が薄くなる場合がある。言い換えると、チャネル形成領域と重なる領域の絶縁層110の膜厚と比較して、チャネル形成領域と重ならない領域の絶縁層110の膜厚が薄くなる場合がある。
[0171]
 図7(B)、図7(C)及び図8(A)では絶縁層110を単層構造で示したが、2層以上の積層構造としてもよい。図8(B)には、絶縁層110が絶縁層110aと、絶縁層110a上の絶縁層110bとの2層構造である例を示している。図8(C)には、絶縁層110が絶縁層110aと、絶縁層110a上の絶縁層110bと、絶縁層110aと絶縁層110bの間の絶縁層110cとの3層構造である例を示している。
[0172]
 導電層112、機能層113及び金属酸化物層114を形成する際に、導電層112と重ならない領域の絶縁層110bの膜厚が薄くなる場合がある。また、図8(B)及び図8(C)に示すように、導電層112と重ならない領域に絶縁層110bが残存することが好ましい。導電層112と重ならない領域に絶縁層110bが残存する構成とすることで、絶縁層110に水が吸着することを抑制できる。
[0173]
 また、前述のトランジスタ100、トランジスタ100A、トランジスタ100B及びトランジスタ100Cにおいても、絶縁層110を積層構造とすることが好ましい。絶縁層110を絶縁層110aと、絶縁層110a上の絶縁層110bとの2層構造とすることで、絶縁層110の表面に水が吸着するのを抑制でき、良好な電気特性及び信頼性を得られる。さらに、絶縁層110を絶縁層110aと、絶縁層110a上の絶縁層110bと、絶縁層110aと絶縁層110bの間の絶縁層110cとの3層構造とすることで、積層構造の絶縁層110を生産性高く形成できる。
[0174]
 以上が、構成例5についての説明である。
[0175]
<作製方法例1>
 以下では、本発明の一態様の半導体装置の作製方法について、図面を参照して説明する。ここでは、上記構成例で例示したトランジスタ100Aを例に挙げて説明する。
[0176]
 なお、半導体装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スパッタリング法、化学気相堆積(CVD:Chemical Vapor Deposition)法、真空蒸着法、パルスレーザー堆積(PLD:Pulsed Laser Deposition)法、原子層堆積(ALD:Atomic Layer Deposition)法等を用いて形成できる。CVD法としては、プラズマ化学気相堆積(PECVD:Plasma Enhanced CVD)法や、熱CVD法などがある。また、熱CVD法のひとつに、有機金属化学気相堆積(MOCVD:Metal Organic CVD)法がある。
[0177]
 また、半導体装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷等の方法、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等のツール(設備)を用いて形成できる。
[0178]
 また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工できる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
[0179]
 フォトリソグラフィ法としては、代表的には以下の2つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
[0180]
 フォトリソグラフィ法において、露光に用いる光は、例えばi線(波長365nm)、g線(波長436nm)、h線(波長405nm)、またはこれらを混合させた光を用いることができる。そのほか、紫外線やKrFレーザ光、またはArFレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外(EUV:Extreme Ultra−violet)光やX線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、X線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
[0181]
 薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
[0182]
 図9乃至図11の各図には、トランジスタ100Aの作製工程の各段階における断面を示している。各図において、中央の破線より左側にチャネル長方向、右側にチャネル幅方向の断面を並べて示している。
[0183]
〔導電層106の形成〕
 基板102上に導電膜を成膜し、これをエッチングにより加工して、第1のゲート電極として機能する導電層106を形成する。
[0184]
〔絶縁層103の形成〕
 続いて、基板102及び導電層106を覆って絶縁層103を形成する(図9(A))。絶縁層103は、PECVD法、ALD法、スパッタリング法等を用いて形成できる。
[0185]
 絶縁層103を積層構造とする場合は、絶縁層103となる絶縁膜をそれぞれ順に形成する。絶縁層103として、例えば、窒化物膜と、窒化物膜上の酸化物膜との積層構造とする場合は、窒化物膜及び酸化物膜をこの順に形成する。
[0186]
 また、絶縁層103が有する窒化物膜を2層以上の積層構造としてもよい。絶縁層103として、例えば、第1の窒化シリコン膜と、第1の窒化シリコン膜上の第2の窒化シリコン膜と、第2の窒化シリコン膜上の第3の窒化シリコン膜と、第3の窒化シリコン膜上の酸化窒化シリコン膜との積層構造とする場合は、第1の窒化シリコン膜、第2の窒化シリコン膜、第3の窒化シリコン膜及び酸化窒化シリコン膜をこの順に形成する。
[0187]
 絶縁層103を第1の窒化シリコン膜、第2の窒化シリコン膜、第3の窒化シリコン膜及び酸化窒化シリコン膜の積層構造とする場合、第1の窒化シリコン膜は不純物をブロッキングする機能を有することが好ましい。第1の窒化シリコン膜を設けることにより、絶縁層103より下層からの不純物が絶縁層103より上層へ拡散することを抑制できる。第2の窒化シリコン膜は応力が小さく、かつ絶縁耐圧が高いことが好ましい。第2の窒化シリコン膜を設けることにより、応力が小さく、かつ絶縁耐圧が高い絶縁層103とすることができる。第3の窒化シリコン膜は水素を有する不純物の放出が少なく、かつ水素を有する不純物をブロッキングする機能を有することが好ましい。第3の窒化シリコン膜を設けることにより、チャネル形成領域に水素が拡散することを抑制できる。酸化窒化シリコン膜は欠陥密度が低く、かつ水素を有する不純物の放出が少ないことが好ましい。
[0188]
 例えば、絶縁層103の形成はシラン、窒素及びアンモニアの混合ガスを用いたプラズマCVD法により、不純物をブロッキングする機能を有する第1の窒化シリコン膜を形成する。次に、第1の窒化シリコン膜よりアンモニア流量が多い混合ガスを用い、応力が小さく、かつ絶縁耐圧が高い第2の窒化シリコン膜を成膜する。次に、第2の窒化シリコン膜よりアンモニア流量が少ない混合ガスを用い、水素を有する不純物の放出が少なく、かつ水素を有する不純物をブロッキングする機能を有する第3の窒化シリコン膜を成膜する。次に、シラン及び一酸化二窒素の混合ガスを用い、欠陥密度が低く、かつ水素を有する不純物の放出が少ない酸化窒化シリコン膜を成膜し、絶縁層103を形成できる。また、同一チャンバーで成膜条件を切り替えることにより、第1の窒化シリコン膜、第2の窒化シリコン膜、第3の窒化シリコン膜及び酸化窒化シリコン膜を真空中で連続して成膜することができ、生産性高く絶縁層103を形成できる。
[0189]
 または、第3の窒化シリコン膜を成膜した後に、酸素を含む雰囲気でプラズマ処理を行い第3の窒化シリコン膜表面を酸化させることで、第3の窒化シリコン膜上に酸化窒化シリコン膜を形成することが出来る。
[0190]
 第1の窒化シリコン膜及び第3の窒化シリコン膜と比較して、第2の窒化シリコン膜は膜密度が低くなる場合がある。第1の窒化シリコン膜、第2の窒化シリコン膜及び第3の窒化シリコン膜の膜密度の違いは、例えば、TEM像の濃度(輝度)で評価できる。また、第1の窒化シリコン膜及び第3の窒化シリコン膜と比較して、第2の窒化シリコン膜は膜中の水素濃度が高くなる場合がある。第1の窒化シリコン膜、第2の窒化シリコン膜及び第3の窒化シリコン膜の水素濃度の違いは、例えば、二次イオン質量分析法で評価できる。
[0191]
 絶縁層103を形成した後に、絶縁層103に対して酸素を供給する処理を行なってもよい。例えば、酸素雰囲気下でのプラズマ処理または加熱処理などを行うことができる。または、プラズマイオンドーピング法やイオン注入法などにより、絶縁層103に酸素を供給してもよい。なお、絶縁層103を形成した後に加熱処理を行わなくてもよい。
[0192]
〔半導体層108の形成〕
 続いて、絶縁層103上に金属酸化物膜を成膜し、これを加工することにより島状の半導体層108を形成する(図9(B))。
[0193]
 金属酸化物膜は、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
[0194]
 また、金属酸化物膜を成膜する際に、酸素ガス、及び不活性ガス(例えば、ヘリウムガス、アルゴンガス、キセノンガスなど)を混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合(以下、酸素流量比ともいう)が高いほど、金属酸化物膜の結晶性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低いほど、金属酸化物膜の結晶性が低くなり、オン電流が高められたトランジスタとすることができる。
[0195]
 半導体層108を積層構造とする場合、同じスパッタリングターゲットを用いて同じ成膜室で連続して成膜することで、界面を良好なものとすることができるため好ましい。特に、各金属酸化物膜の成膜条件として、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮できるため好ましい。また、異なる組成の金属酸化物膜を積層する場合には、大気に暴露することなく、連続して成膜することが好ましい。
[0196]
 金属酸化物膜は、CAAC構造を有する金属酸化物膜、nc構造を有する金属酸化物膜、またはCAAC構造とnc構造とが混在した金属酸化物膜となるように、成膜条件を設定することが好ましい。なお、成膜される金属酸化物膜がCAAC構造となる成膜条件、及びnc構造となる成膜条件は、それぞれ使用するスパッタリングターゲットの組成によって異なるため、その組成に応じて、基板温度や酸素流量比の他、圧力や電力などを適宜設定すればよい。
[0197]
 また、金属酸化物膜の成膜条件としては、基板温度を室温以上450℃以下、好ましくは基板温度を室温以上300℃以下、より好ましくは室温以上200℃以下、さらに好ましくは室温以上140℃以下とすればよい。例えば基板102に大型のガラス基板や、樹脂基板を用いた場合には、基板温度を室温以上140℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または加熱しない状態で、金属酸化物膜を成膜することで、結晶性を低くすることができる。
[0198]
 また、金属酸化物膜を成膜する前に、絶縁層103の表面に吸着した水や水素、有機物成分等を脱離させるための処理や、絶縁層103中に酸素を供給する処理を行うことが好ましい。例えば、減圧雰囲気下にて70℃以上200℃以下の温度で加熱処理を行うことができる。または、酸素を含む雰囲気下におけるプラズマ処理を行ってもよい。また、一酸化窒素ガスを含む雰囲気でプラズマ処理を行うと、絶縁層103の表面の有機物を好適に除去できる。このような処理の後、絶縁層103の表面を大気に暴露することなく、連続して金属酸化物膜を成膜することが好ましい。
[0199]
 金属酸化物膜の加工には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。このとき、半導体層108と重ならない絶縁層103の一部がエッチングされ、薄くなる場合がある。
[0200]
 金属酸化物膜の成膜後、または半導体層108に加工した後、金属酸化物膜または半導体層108中の水素または水を除去するために加熱処理を行ってもよい。加熱処理の温度は、代表的には、150℃以上基板の歪み点未満、または250℃以上450℃以下、または300℃以上450℃以下とすることができる。なお、金属酸化物膜の成膜後、または半導体層108に加工した後に、加熱処理を行わなくてもよい。また、加熱処理は金属酸化物膜の成膜後であればどの段階で行ってもよい。また、後の加熱処理または熱が加わる工程と兼ねてもよい。
[0201]
 加熱処理は、希ガス、または窒素を含む雰囲気で行うことができる。または、当該雰囲気で加熱した後、酸素を含む雰囲気で加熱してもよい。窒素を含む雰囲気、又は酸素を含む雰囲気として、超乾燥空気(CDA:Clean Dry Air)を用いてもよい。なお、上記加熱処理の雰囲気に水素、水などが含まれないことが好ましい。露点が−60℃以下、好ましくは−100℃以下にまで高純度化したガスを用いることで半導体層108に水素、水などが取り込まれることを可能な限り防ぐことができる。該加熱処理は、電気炉、急速加熱(RTA:Rapid Thermal Annealing)装置等を用いることができる。RTA装置を用いることで、加熱処理時間を短縮できる。
[0202]
 なお、半導体層108の形成後は速やかに絶縁膜110fを形成することが好ましい。半導体層108の表面が露出した状態では、半導体層108の表面に水が吸着する場合がある。半導体層108の表面に水が吸着すると、その後の加熱処理等により半導体層108中に水素が拡散し、V Hが形成される場合がある。V Hはキャリア発生源となりうることから、半導体層108の吸着水は少ないことが好ましい。
[0203]
〔絶縁膜110f、金属酸化物膜114fの形成〕
 続いて、絶縁層103及び半導体層108を覆って、絶縁膜110fと金属酸化物膜114fを形成する。
[0204]
 絶縁膜110fは、後に絶縁層110となる膜である。絶縁膜110fとしては、例えば酸化シリコン膜または酸化窒化シリコン膜などの酸化物膜を、プラズマ化学気相堆積装置(PECVD装置、または単にプラズマCVD装置という)を用いて形成することが好ましい。また、マイクロ波を用いたPECVD法を用いて形成してもよい。
[0205]
 絶縁層110を積層構造とする場合は、絶縁層110となる絶縁膜をそれぞれ順に形成する。例えば、図6(C)、図6(D)及び図8(B)に示したように、絶縁層110を絶縁層110a及び絶縁層110bの2層構造とする場合は、絶縁層110aとなる絶縁膜と、絶縁層110bとなる絶縁膜をこの順に形成する。
[0206]
 例えば、絶縁層110の形成はシラン及び一酸化二窒素の混合ガスを用いたプラズマCVD法により、絶縁層110aとなる絶縁膜を形成する。次に、絶縁層110aとなる絶縁膜より圧力が低く、パワーが高い条件で絶縁層110bとなる絶縁膜を成膜し、絶縁層110を形成できる。また、同一チャンバーで成膜条件を切り替えることにより、絶縁層110aとなる絶縁膜と、絶縁層110bとなる絶縁膜を真空中で連続して成膜することができ、生産性高く絶縁層110を形成できる。
[0207]
 また、図6(E)、図6(F)及び図8(C)に示したように、絶縁層110を絶縁層110a、絶縁層110c及び絶縁層110bの3層構造とする場合は、絶縁層110aとなる絶縁膜と、絶縁層110cとなる絶縁膜と、絶縁層110bとなる絶縁膜をこの順に形成する。
[0208]
 例えば、絶縁層110の形成はシラン及び一酸化二窒素の混合ガスを用いたプラズマCVD法により、絶縁層110aとなる絶縁膜を形成する。次に、絶縁層110aとなる絶縁膜より一酸化二窒素流量に対するシラン流量比が高い混合ガスを用い、パワーが高い条件で絶縁層110cとなる絶縁膜を成膜する。次に、絶縁層110cとなる絶縁膜より一酸化二窒素流量に対するシラン流量比が低い混合ガスを用い、圧力が低い条件で絶縁層110bとなる絶縁膜を成膜し、絶縁層110を形成できる。また、同一チャンバーで成膜条件を切り替えることにより、絶縁層110aとなる絶縁膜と、絶縁層110cとなる絶縁膜と、絶縁層110bとなる絶縁膜を真空中で連続して成膜することができ、生産性高く絶縁層110を形成できる。
[0209]
 絶縁膜110fの形成後に、加熱処理を行うことで、絶縁膜110f中の不純物及び絶縁膜110f表面の吸着水を除去してもよい。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、200℃以上400℃以下の温度で行うことができる。なお、絶縁膜110fの形成後に、加熱処理を行わなくてもよい。また、加熱処理は絶縁膜110fの形成後であればどの段階で行ってもよい。また、後の加熱処理または熱が加わる工程と兼ねてもよい。
[0210]
 金属酸化物膜114fは、後に金属酸化物層114となる膜である。金属酸化物膜114fは、例えば酸素を含む雰囲気下でスパッタリング法により形成することが好ましい。これにより、金属酸化物膜114fの成膜時に絶縁膜110fに酸素を供給できる。
[0211]
 金属酸化物膜114fを、上記半導体層108の場合と同様の金属酸化物を含む酸化物ターゲットを用いたスパッタリング法により形成する場合には、上記方法を援用できる。
[0212]
 金属酸化物膜114fは、成膜ガスに酸素を用い、金属ターゲットを用いた反応性スパッタリング法により、形成してもよい。金属ターゲットにアルミニウムを用いた場合には、酸化アルミニウム膜を成膜できる。
[0213]
 金属酸化物膜114fの成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対する酸素流量の割合(酸素流量比)、または成膜室内の酸素分圧が高いほど、絶縁膜110f中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば50%以上100%以下、好ましくは65%以上100%以下、より好ましくは80%以上100%以下、さらに好ましくは90%以上100%以下とする。特に、酸素流量比100%とし、酸素分圧を100%にできるだけ近づけることが好ましい。
[0214]
 このように、酸素を含む雰囲気下でスパッタリング法により金属酸化物膜114fを形成することにより、金属酸化物膜114fの成膜時に、絶縁膜110fへ酸素を供給するとともに、絶縁膜110fから酸素が脱離することを防ぐことができる。その結果、絶縁膜110fに極めて多くの酸素を閉じ込めることができる。そして、後の加熱処理によって、半導体層108のチャネル形成領域に多くの酸素が供給され、チャネル形成領域中の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
[0215]
 また、金属酸化物膜114fの成膜条件としては、基板温度を室温以上450℃以下、好ましくは基板温度を室温以上300℃以下、より好ましくは室温以上200℃以下、さらに好ましくは室温以上140℃以下とすればよい。例えば基板102に大型のガラス基板や、樹脂基板を用いた場合には、成膜温度を室温以上140℃未満とすると、生産性が高くなり好ましい。また、金属酸化物膜114fの成膜温度を高いと金属酸化物膜114fの結晶性が高くなり、エッチング速度が遅くなる場合がある。金属酸化物膜114fの成膜温度を低いと金属酸化物膜114fの結晶性が低くなり、エッチング速度が速くなる場合がある。金属酸化物膜114fを加工する際に用いるエッチャントに対して望ましいエッチング速度となるよう、金属酸化物膜114fの成膜温度を適宜選択してもよい。
[0216]
 金属酸化物膜114fの形成後に、加熱処理を行うことで、絶縁膜110fから半導体層108に酸素を供給してもよい。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、200℃以上400℃以下の温度で行うことができる。なお、金属酸化物膜114fの形成後に、加熱処理を行わなくてもよい。また、加熱処理は金属酸化物膜114fの成膜後であればどの段階で行ってもよい。また、後の加熱処理または熱が加わる工程と兼ねてもよい。
[0217]
 続いて、金属酸化物膜114f、絶縁膜110f、及び絶縁層103の一部をエッチングすることで、導電層106に達する開口を形成する(図9(C))。これにより、後に形成する機能層113及び導電層112と、導電層106とを、当該開口を介して電気的に接続できる。
[0218]
〔機能膜113f、導電膜112fの形成〕
 続いて、金属酸化物膜114f上に、機能層113となる機能膜113f、導電層112となる導電膜112fを成膜する(図10(A))。機能膜113fは、金属または合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。導電膜112fは、金属または合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
[0219]
〔絶縁層110、金属酸化物層114、導電層112の形成〕
 続いて、導電膜112f上にレジストマスク115を形成する。その後、レジストマスク115に覆われていない領域において、導電膜112f、機能膜113f及び金属酸化物膜114fを除去し、導電層112、機能層113及び金属酸化物層114を形成する(図10(B))。
[0220]
 導電層112、機能層113及び金属酸化物層114の形成には、ウェットエッチング法を好適に用いることができる。ウェットエッチング法には、例えば、過酸化水素を有するエッチャントを用いることができる。例えば、リン酸、酢酸、硝酸、塩酸又は硫酸の一以上を有するエッチャントを用いることができる。特に、導電層112に銅を有する材料を用いる場合は、リン酸、酢酸及び硝酸を有するエッチャントを好適に用いることができる。
[0221]
 本発明の一態様では、金属酸化物層114及び機能層113のエッチング速度が導電層112と同程度、または導電層112より遅い構成であることから、同一の工程で機能層113、金属酸化物層114及び導電層112を形成できる。さらに、金属酸化物層114、機能層113及び導電層112の上面形状が互いに概略一致させることができる。また、同一の工程で形成できることにより、工程を簡略にすることができ、生産性を高められる。
[0222]
 導電層112、機能層113及び金属酸化物層114の形成の際に、導電層112が機能層113及び金属酸化物層114より後退する場合がある。つまり、導電層112の端部が金属酸化物層114の端部よりも内側に位置する。また、導電層112が機能層113及び金属酸化物層114より後退するとともに、導電層112と重なる領域の機能層113の膜厚より、導電層112と重ならない領域の機能層113の膜厚が薄くなる場合がある(図3(A)、図3(B)及び図3(C)参照)。
[0223]
 また、導電層112、機能層113及び金属酸化物層114の形成の際に、導電層112及び機能層113が金属酸化物層114より後退する場合がある。つまり、導電層112及び機能層113の端部が金属酸化物層114の端部よりも内側に位置する。また、導電層112及び機能層113が金属酸化物層114より後退するとともに、導電層112及び機能層113と重なる領域の金属酸化物層114の膜厚より、導電層112と重ならない領域の金属酸化物層114の膜厚が薄くなる場合がある(図4(A)、図4(B)及び図4(C)参照)。
[0224]
 なお、導電層112、機能層113及び金属酸化物層114の形成には異なるエッチング条件または手法を用いて、少なくとも2回に分けてエッチングしてもよい。例えば、導電膜112fを先にエッチングし、続いて異なるエッチング条件でと機能膜113f及び金属酸化物膜114fをエッチングしてもよい。
[0225]
 続いて、レジストマスク115に覆われていない領域において、絶縁膜110fを除去し、絶縁層110を形成する(図11(A))。絶縁層110の形成には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。なお、レジストマスク115を除去した状態で絶縁層110を形成してもよいが、レジストマスク115を残しておくことにより、導電層112の膜厚が薄くなるのを抑制できる。
[0226]
 絶縁層110の形成後、レジストマスク115を除去する。
[0227]
〔絶縁層116、領域108Nの形成(水素の供給処理)〕
 続いて、半導体層108の露出した領域に、水素を供給する処理を行なう。ここでは、半導体層108の露出した領域に接して、水素を含む絶縁層116を成膜することで水素を供給する(図11(B))。
[0228]
 絶縁層116は、水素を含む成膜ガスを用いたプラズマCVD法により形成することが好ましい。例えば、シランガスとアンモニアガスとを含む成膜ガスを用いて、窒化シリコン膜を成膜する。シランガスに加えてアンモニアガスを用いることで、膜中に多くの水素を含有させることができる。また、成膜時においても、半導体層108の露出した部分に水素を供給することが可能となる。
[0229]
 絶縁層116の成膜後に、加熱処理を行なうことで、絶縁層116から放出される水素の一部を、半導体層108の一部に供給することが好ましい。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、150℃以上450℃以下、好ましくは200℃以上400℃以下の温度で行うことが好ましい。
[0230]
 このように水素を供給することで、半導体層108中に極めて低抵抗な領域108Nを形成できる。
[0231]
 また、加熱処理により、絶縁層110から半導体層108のチャネル形成領域に酸素を供給できる。
[0232]
〔絶縁層118の形成〕
 続いて、絶縁層116上に絶縁層118を形成する(図12(A))。
[0233]
 絶縁層118をプラズマCVD法により形成する場合、成膜温度が高すぎると、領域108N等に含まれる不純物によっては、当該不純物が半導体層108のチャネル形成領域を含む周辺部に拡散する恐れがある。その結果、チャネル形成領域の抵抗が低下することや、領域108Nの抵抗が上昇してしまうなどの恐れがある。絶縁層116または絶縁層118の成膜温度としては、例えば150℃以上400℃以下、好ましくは180℃以上360℃以下、より好ましくは200℃以上250℃以下とすることが好ましい。絶縁層118を低温で成膜することにより、チャネル長の短いトランジスタであっても、良好な電気特性を付与できる。
[0234]
 また、絶縁層118の形成後に加熱処理を行なってもよい。
[0235]
〔開口部141a、開口部141bの形成〕
 続いて、絶縁層118の所望の位置にリソグラフィによりマスクを形成した後、絶縁層118及び絶縁層116の一部をエッチングすることで、領域108Nに達する開口部141a及び開口部141bを形成する。
[0236]
〔導電層120a、導電層120bの形成〕
 続いて、開口部141a及び開口部141bを覆うように、絶縁層118上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層120a及び導電層120bを形成する(図12(B))。
[0237]
 以上の工程により、トランジスタ100Aを作製できる。
[0238]
<作製方法例2>
 以下では、本発明の一態様の半導体装置の作製方法について、図面を参照して説明する。ここでは、上記構成例で例示したトランジスタ100Dを例に挙げて説明する。なお、上記と重複する部分については説明を省略し、相違する部分について説明する。
[0239]
 図13(A)及び図13(B)には、トランジスタ100Dの作製工程の各段階における断面を示している。各図において、中央の破線より左側にチャネル長方向、右側にチャネル幅方向の断面を並べて示している。
[0240]
 導電膜112fを形成するまでは、<作製方法例1>に示した作製方法と同様である。よって、図9(A)乃至図9(C)、及び図10(A)に係るトランジスタの作製方法を参酌できる。
[0241]
〔絶縁層110、金属酸化物層114、導電層112の形成〕
 続いて、導電膜112f、機能膜113f及び金属酸化物膜114fをエッチングし、導電層112、機能層113及び金属酸化物層114を形成する(図13(A))。
[0242]
 このとき、導電層112、機能層113及び金属酸化物層114の端部が、レジストマスク115の輪郭よりも内側に位置するように加工する。導電層112、機能層113及び金属酸化物層114の形成には、ウェットエッチング法を用いると好適である。エッチング時間を調整することにより、領域108Lの幅を制御できる。
[0243]
 また、導電層112、機能層113及び金属酸化物層114の形成には、異方性のエッチング法を用いて導電膜112f、機能膜113f及び金属酸化物膜114fをエッチングした後に、等方性のエッチング法を用いて導電膜112f、機能膜113f及び金属酸化物膜114fの側面をエッチングして、端面を後退させてもよい(サイドエッチングともいう)。これにより、平面視において、端部が絶縁層110の端部よりも内側に位置する導電層112、機能層113及び金属酸化物層114を形成できる。
[0244]
 続いて、レジストマスク115に覆われていない領域において、絶縁膜110fを除去し、絶縁層110を形成する(図13(B))。絶縁層110の形成には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。
[0245]
 絶縁層110の形成後、レジストマスク115を除去する。
[0246]
 なお、以降の工程は、上記記載を援用できる。
[0247]
 以上の工程により、トランジスタ100Dを作製できる。
[0248]
<作製方法例3>
 以下では、本発明の一態様の半導体装置の作製方法について、図面を参照して説明する。ここでは、上記構成例で例示したトランジスタ100Eを例に挙げて説明する。なお、上記と重複する部分については説明を省略し、相違する部分について説明する。
[0249]
 図14(A)及び図14(B)には、トランジスタ100Eの作製工程の各段階における断面を示している。各図において、中央の破線より左側にチャネル長方向、右側にチャネル幅方向の断面を並べて示している。
[0250]
 導電膜112fを形成するまでは、<作製方法例1>に示した作製方法と同様である。よって、図9(A)乃至図9(C)、及び図10(A)に係るトランジスタの作製方法を参酌できる。
[0251]
〔絶縁層110、金属酸化物層114、導電層112の形成〕
 続いて、導電膜112f、機能膜113f及び金属酸化物膜114fをエッチングし、導電層112、機能層113及び金属酸化物層114を形成する(図14(A))。
[0252]
 このとき、導電層112、機能層113及び金属酸化物層114の端部が、レジストマスク115の輪郭よりも内側に位置するように加工する。また、導電層112に機能層113及び金属酸化物層114よりもエッチング速度が遅い材料を用いることにより、導電層112の端部が、機能層113及び金属酸化物層114の端部よりも内側に位置する。導電層112、機能層113及び金属酸化物層114の形成には、ウェットエッチング法を用いると好適である。エッチング時間を調整することにより、領域108Lの幅を制御できる。
[0253]
 続いて、レジストマスク115に覆われていない領域において、絶縁膜110fを除去し、絶縁層110を形成する(図14(B))。絶縁層110の形成には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。
[0254]
 絶縁層110の形成後、レジストマスク115を除去する。
[0255]
 なお、以降の工程は、上記記載を援用できる。
[0256]
 以上の工程により、トランジスタ100Eを作製できる。
[0257]
<半導体装置の構成要素>
 次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
[0258]
〔基板〕
 基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。
[0259]
 また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタ100等を形成してもよい。または、基板102とトランジスタ100等の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102より分離し、他の基板に転載するために用いることができる。その際、トランジスタ100等は耐熱性の劣る基板や可撓性の基板にも転載できる。
[0260]
〔絶縁層103〕
 絶縁層103は、スパッタリング法、CVD法、蒸着法、パルスレーザー堆積(PLD)法等を適宜用いて形成できる。また、絶縁層103としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層で形成できる。なお、半導体層108との界面特性を向上させるため、絶縁層103において少なくとも半導体層108と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁層103には、加熱により酸素を放出する膜を用いることが好ましい。
[0261]
 絶縁層103として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa−Zn酸化物などを用いればよく、単層または積層で設けることができる。
[0262]
 また、絶縁層103の半導体層108に接する側に窒化シリコン膜などの酸化物膜以外の膜を用いた場合、半導体層108と接する表面に対して酸素プラズマ処理などの前処理を行い、当該表面、または表面近傍を酸化することが好ましい。
[0263]
〔導電膜〕
 ゲート電極として機能する導電層106及び導電層112、ソース電極またはドレイン電極の一方として機能する導電層120a、ソース電極またはドレイン電極の他方として機能する導電層120bとしては、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルトから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成できる。
[0264]
 また、導電層106、導電層112、導電層120a、及び導電層120bには、In−Sn酸化物、In−W酸化物、In−W−Zn酸化物、In−Ti酸化物、In−Ti−Sn酸化物、In−Zn酸化物、In−Sn−Si酸化物、In−Ga−Zn酸化物等の酸化物導電体または金属酸化物膜を適用することもできる。
[0265]
 ここで、酸化物導電体(OC:Oxide Conductor)について説明を行う。例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。
[0266]
 また、導電層106等として、上記酸化物導電体(金属酸化物)を含む導電膜と、金属または合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
[0267]
 また、導電層106、導電層112、導電層120a、導電層120bには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅、酸素、または水素に対して、高いバリア性を有し、且つ自身からの水素の放出が少ないため、半導体層108と接する導電膜、または半導体層108の近傍の導電膜として、好適に用いることができる。
[0268]
〔絶縁層110〕
 トランジスタ100等のゲート絶縁膜として機能する絶縁層110は、PECVD法、スパッタリング法等により形成できる。絶縁層110としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層110を、2層の積層構造または3層以上の積層構造としてもよい。
[0269]
 また、半導体層108と接する絶縁層110は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域を有することがより好ましい。別言すると、絶縁層110は、酸素を放出することが可能な絶縁膜である。例えば、酸素雰囲気下にて絶縁層110を形成すること、成膜後の絶縁層110に対して酸素雰囲気下での熱処理、プラズマ処理等を行うこと、または、絶縁層110上に酸素雰囲気下で酸化物膜を成膜することなどにより、絶縁層110中に酸素を供給することもできる。
[0270]
 また、絶縁層110として、酸化シリコンや酸化窒化シリコンと比べて比誘電率の高い酸化ハフニウム等の材料を用いることもできる。これにより絶縁層110の膜厚を厚くしトンネル電流によるリーク電流を抑制できる。特に結晶性を有する酸化ハフニウムは、非晶質の酸化ハフニウムと比べて高い比誘電率を備えるため好ましい。
[0271]
〔半導体層〕
 半導体層108がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットは、元素Mに対するInの原子数比が1以上であることが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8、In:M:Zn=6:1:6、In:M:Zn=5:2:5等が挙げられる。
[0272]
 また、スパッタリングターゲットとしては、多結晶の酸化物を含むターゲットを用いると、結晶性を有する半導体層108を形成しやすくなるため好ましい。なお、成膜される半導体層108の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、半導体層108に用いるスパッタリングターゲットの組成がIn:Ga:Zn=4:2:4.1[原子数比]の場合、成膜される半導体層108の組成は、In:Ga:Zn=4:2:3[原子数比]の近傍となる場合がある。
[0273]
 なお、原子数比がIn:Ga:Zn=4:2:3またはその近傍と記載する場合、Inを4としたとき、Gaが1以上3以下であり、Znが2以上4以下である場合を含む。また、原子数比がIn:Ga:Zn=5:1:6またはその近傍であると記載する場合、Inを5としたときに、Gaが0.1より大きく2以下であり、Znが5以上7以下である場合を含む。また、原子数比がIn:Ga:Zn=1:1:1またはその近傍であると記載する場合、Inを1としたときに、Gaが0.1より大きく2以下であり、Znが0.1より大きく2以下である場合を含む。
[0274]
 また、半導体層108は、エネルギーギャップが2eV以上、好ましくは2.5eV以上である。このように、シリコンよりもエネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減できる。
[0275]
 また、半導体層108は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するCAAC構造、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC構造は最も欠陥準位密度が低い。
[0276]
 以下では、CAAC(c−axis aligned crystal)について説明する。CAACは結晶構造の一例を表す。
[0277]
 CAAC構造とは、複数のナノ結晶(最大径が10nm未満である結晶領域)を有する薄膜などの結晶構造の一つであり、各ナノ結晶はc軸が特定の方向に配向し、かつa軸及びb軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にCAAC構造を有する薄膜は、各ナノ結晶のc軸が、薄膜の厚さ方向、被形成面の法線方向、または薄膜の表面の法線方向に配向しやすいといった特徴を有する。
[0278]
 CAAC−OS(Oxide Semiconductor)は結晶性の高い酸化物半導体である。一方、CAAC−OSは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。従って、CAAC−OSを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC−OSを有する酸化物半導体は熱に強く、信頼性が高い。
[0279]
 ここで、結晶学において、単位格子を構成するa軸、b軸、及びc軸の3つの軸(結晶軸)について、特異的な軸をc軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な2つの軸をa軸及びb軸とし、層に交差する軸をc軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のa軸及びb軸は劈開面に平行であり、c軸は劈開面に直交する。例えば層状構造であるYbFe 型の結晶構造をとるInGaZnO の結晶は六方晶系に分類することができ、その単位格子のa軸及びb軸は層の面方向に平行となり、c軸は層(すなわちa軸及びb軸)に直交する。
[0280]
 微結晶構造を有する酸化物半導体膜(微結晶酸化物半導体膜)は、TEMによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc−OS(nanocrystalline Oxide Semiconductor)膜と呼ぶ。また、nc−OS膜は、例えば、TEMによる観察像では、結晶粒界を明確に確認できない場合がある。
[0281]
 nc−OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子線回折(制限視野電子線回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径(例えば1nm以上30nm以下)の電子線を用いる電子線回折(ナノビーム電子線回折ともいう。)を行うと、円を描くように(リング状に)輝度の高い領域が観測され、当該領域内に複数のスポットが観測される場合がある。
[0282]
 nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低い。ただし、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−OS膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。従って、nc−OS膜はCAAC−OS膜と比べて、キャリア密度が高く、電子移動度が高くなる場合がある。従って、nc−OS膜を用いたトランジスタは、高い電界効果移動度を示す場合がある。
[0283]
 nc−OS膜は、CAAC−OS膜と比較して、成膜時の酸素流量比を小さくすることで形成できる。また、nc−OS膜は、CAAC−OS膜と比較して、成膜時の基板温度を低くすることでも形成できる。例えば、nc−OS膜は、基板温度を比較的低温(例えば130℃以下の温度)とした状態、または基板を加熱しない状態でも成膜できるため、大型のガラス基板や、樹脂基板などを使う場合に適しており、生産性を高めることができる。
[0284]
 金属酸化物の結晶構造の一例について説明する。なお、以下では、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を100℃以上130℃以下として、スパッタリング法により形成した金属酸化物は、nc(nano crystal)構造及びCAAC構造のいずれか一方の結晶構造、またはこれらが混在した構造をとりやすい。一方、基板温度を室温(R.T.)として、スパッタリング法により形成した金属酸化物は、ncの結晶構造をとりやすい。なお、ここでいう室温(R.T.)とは、基板を加熱しない場合の温度を含む。
[0285]
<金属酸化物の構成>
 以下では、本発明の一態様で開示されるトランジスタに用いることができるCAC(Cloud−Aligned Composite)−OSの構成について説明する。
[0286]
 なお、本明細書等において、CAAC(c−axis aligned crystal)、及びCAC(Cloud−Aligned Composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一例を表す。
[0287]
 CAC−OSまたはCAC−metal oxideとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC−OSまたはCAC−metal oxideを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子(またはホール)を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC−OSまたはCAC−metal oxideに付与できる。CAC−OSまたはCAC−metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
[0288]
 また、CAC−OSまたはCAC−metal oxideは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
[0289]
 また、CAC−OSまたはCAC−metal oxideにおいて、導電性領域と、絶縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。
[0290]
 また、CAC−OSまたはCAC−metal oxideは、異なるバンドギャップを有する成分により構成される。例えば、CAC−OSまたはCAC−metal oxideは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記CAC−OSまたはCAC−metal oxideをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
[0291]
 すなわち、CAC−OSまたはCAC−metal oxideは、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)と呼称することもできる。
[0292]
 以上が、構成要素についての説明である。
[0293]
 本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
[0294]
(実施の形態2)
 本実施の形態では、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明する。
[0295]
<構成例>
 図15(A)に、表示装置700の上面図を示す。表示装置700は、シール材712により貼り合された第1の基板701と第2の基板705を有する。また第1の基板701、第2の基板705、及びシール材712で封止される領域において、第1の基板701上に画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706が設けられる。また画素部702には、複数の表示素子が設けられる。
[0296]
 また、第1の基板701の第2の基板705と重ならない部分に、FPC716(FPC:Flexible printed circuit)が接続されるFPC端子部708が設けられている。FPC716によって、FPC端子部708及び信号線710を介して、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706のそれぞれに各種信号等が供給される。
[0297]
 ゲートドライバ回路部706は、複数設けられていてもよい。また、ゲートドライバ回路部706及びソースドライバ回路部704は、それぞれ半導体基板等に別途形成され、パッケージされたICチップの形態であってもよい。当該ICチップは、第1の基板701上、またはFPC716に実装できる。
[0298]
 画素部702、ソースドライバ回路部704及びゲートドライバ回路部706が有するトランジスタに、本発明の一態様の半導体装置であるトランジスタを適用できる。
[0299]
 画素部702に設けられる表示素子としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、発光素子としては、LED(Light Emitting Diode)、OLED(Organic LED)、QLED(Quantum−dot LED)、半導体レーザなどの、自発光性の発光素子が挙げられる。また、シャッター方式または光干渉方式のMEMS(Micro Electro Mechanical Systems)素子や、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、または電子粉流体(登録商標)方式等を適用した表示素子などを用いることもできる。
[0300]
 図15(B)に示す表示装置700Aは、第1の基板701に換えて、可撓性を有する樹脂層743が適用され、フレキシブルディスプレイとして用いることのできる表示装置の例である。
[0301]
 表示装置700Aは、画素部702が矩形形状でなく、角部が円弧状の形状を有している。また、図15(B)中の領域P1に示すように、画素部702、及び樹脂層743の一部が切りかかれた切欠き部を有する。一対のゲートドライバ回路部706は、画素部702を挟んで両側に設けられる。またゲートドライバ回路部706は、画素部702の角部において、円弧状の輪郭に沿って設けられている。
[0302]
 樹脂層743は、FPC端子部708が設けられる部分が突出した形状を有している。また樹脂層743のFPC端子部708を含む一部は、図15(B)中の領域P2で裏側に折り返すことができる。樹脂層743の一部を折り返すことで、FPC716を画素部702の裏側に重ねて配置した状態で、表示装置700Aを電子機器に実装することができ、電子機器の省スペース化を図ることができる。
[0303]
 また表示装置700Aに接続されるFPC716には、IC717が実装されている。IC717は、例えばソースドライバ回路としての機能を有する。このとき、表示装置700Aにおけるソースドライバ回路部704は、保護回路、バッファ回路、デマルチプレクサ回路等の少なくとも一を含む構成とすることができる。
[0304]
 図15(C)に示す表示装置700Bは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。表示装置700Bは、例えばテレビジョン装置、モニタ装置、パーソナルコンピュータ(ノート型またはデスクトップ型を含む)、タブレット端末、デジタルサイネージなどに好適に用いることができる。
[0305]
 表示装置700Bは、複数のソースドライバIC721と、一対のゲートドライバ回路部722を有する。
[0306]
 複数のソースドライバIC721は、それぞれFPC723に取り付けられている。また、複数のFPC723は、一方の端子が第1の基板701に、他方の端子がプリント基板724にそれぞれ接続されている。FPC723を折り曲げることで、プリント基板724を画素部702の裏側に配置して、電子機器に実装することができ、電子機器の省スペース化を図ることができる。
[0307]
 一方、ゲートドライバ回路部722は、第1の基板701上に形成されている。これにより、狭額縁の電子機器を実現できる。
[0308]
 このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画面サイズが対角30インチ以上、40インチ以上、50インチ以上、または60インチ以上の表示装置を実現できる。また、解像度が4K2K、または8K4Kなどといった極めて高解像度の表示装置を実現できる。
[0309]
<断面構成例>
 以下では、表示素子として液晶素子を用いる構成、及びEL素子を用いる構成について、図16乃至図19を用いて説明する。なお、図16乃至図18は、それぞれ図15(A)に示す一点鎖線Q−Rにおける断面図である。また図19は、図15(B)に示した表示装置700A中の一点鎖線S−Tにおける断面図である。図16及び図17は、表示素子として液晶素子を用いた構成であり、図18及び図19は、EL素子を用いた構成である。
[0310]
〔表示装置の共通部分に関する説明〕
 図16乃至図19に示す表示装置は、引き回し配線部711と、画素部702と、ソースドライバ回路部704と、FPC端子部708と、を有する。引き回し配線部711は、信号線710を有する。画素部702は、トランジスタ750及び容量素子790を有する。ソースドライバ回路部704は、トランジスタ752を有する。図17では、容量素子790が無い場合を示している。
[0311]
 トランジスタ750及びトランジスタ752は、実施の形態1で例示したトランジスタを適用できる。
[0312]
 本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くできる。よって、画像信号等の電気信号の保持時間を長くでき、画像信号等の書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を奏する。
[0313]
 また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成できる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、表示装置の部品点数を削減できる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供できる。
[0314]
 図16、図18、及び図19に示す容量素子790は、トランジスタ750が有する第1のゲート電極と同一の膜を加工して形成される下部電極と、半導体層と同一の金属酸化物を加工して形成される上部電極と、を有する。上部電極は、トランジスタ750のソース領域及びドレイン領域と同様に低抵抗化されている。また、下部電極と上部電極との間には、トランジスタ750の第1のゲート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子790は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。また、上部電極には、トランジスタのソース電極及びドレイン電極と同一の膜を加工して得られる配線が接続されている。
[0315]
 また、トランジスタ750、トランジスタ752、及び容量素子790上には平坦化絶縁膜770が設けられている。
[0316]
 画素部702が有するトランジスタ750と、ソースドライバ回路部704が有するトランジスタ752とは、異なる構造のトランジスタを用いてもよい。例えば、いずれか一方にトップゲート型のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用した構成としてもよい。なお、上記ゲートドライバ回路部706についてもソースドライバ回路部704と同様である。
[0317]
 信号線710は、トランジスタ750、752のソース電極及びドレイン電極等と同じ導電膜で形成されている。このとき、銅元素を含む材料等の低抵抗な材料を用いると、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となるため好ましい。
[0318]
 FPC端子部708は、一部が接続電極として機能する配線760、異方性導電膜780、及びFPC716を有する。配線760は、異方性導電膜780を介してFPC716が有する端子と電気的に接続される。ここでは、配線760は、トランジスタ750、752のソース電極及びドレイン電極等と同じ導電膜で形成されている。
[0319]
 第1の基板701及び第2の基板705としては、例えばガラス基板、またはプラスチック基板等の可撓性を有する基板を用いることができる。第1の基板701に可撓性を有する基板を用いる場合には、第1の基板701とトランジスタ750等との間に、水や水素に対するバリア性を有する絶縁層を設けることが好ましい。
[0320]
 また、第2の基板705側には、遮光膜738と、着色膜736と、これらに接する絶縁膜734と、が設けられる。
[0321]
〔液晶素子を用いる表示装置の構成例〕
 図16に示す表示装置700は、液晶素子775及びスペーサ778を有する。液晶素子775は、導電層772、導電層774、及びこれらの間に液晶層776を有する。導電層774は、第2の基板705側に設けられ、共通電極としての機能を有する。また、導電層772は、トランジスタ750が有するソース電極またはドレイン電極と電気的に接続される。導電層772は、平坦化絶縁膜770上に形成され、画素電極として機能する。
[0322]
 導電層772には、可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
[0323]
 導電層772に反射性の材料を用いると、表示装置700は反射型の液晶表示装置となる。一方、導電層772に透光性の材料を用いると、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟むように一対の偏光板を設ける。
[0324]
 図17に示す表示装置700は、横電界方式(例えば、FFSモード)の液晶素子775を用いる例を示す。導電層772上に絶縁層773を介して、共通電極として機能する導電層774が設けられる。導電層772と導電層774との間に生じる電界によって、液晶層776の配向状態を制御できる。
[0325]
 図17において、導電層774、絶縁層773、導電層772の積層構造により保持容量を構成できる。そのため、別途容量素子を設ける必要がなく、開口率を高めることができる。
[0326]
 また、図16及び図17には図示しないが、液晶層776と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)、及びバックライト、サイドライトなどの光源を適宜設けることができる。
[0327]
 液晶層776には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal)、高分子ネットワーク型液晶(PNLC:Polymer Network Liquid Crystal)、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
[0328]
 また、液晶素子のモードとしては、TN(Twisted Nematic)モード、VA(Vertical Alignment)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、ECB(Electrically Controlled Birefringence)モード、ゲストホストモードなどを用いることができる。
[0329]
 また、液晶層776に高分子分散型液晶や、高分子ネットワーク型液晶などを用いた、散乱型の液晶素子を用いることもできる。このとき、着色膜736を設けずに白黒表示を行う構成としてもよいし、着色膜736を用いてカラー表示を行う構成としてもよい。
[0330]
 また、液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式(フィールドシーケンシャル駆動方式ともいう)を適用してもよい。その場合、着色膜736を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばR(赤色)、G(緑色)、B(青色)のそれぞれの色を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、精細度を高められるなどの利点がある。
[0331]
〔発光素子を用いる表示装置〕
 図18に示す表示装置700は、発光素子782を有する。発光素子782は、導電層772、EL層786、及び導電膜788を有する。EL層786は、有機化合物、または量子ドットなどの無機化合物を有する。
[0332]
 有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。
[0333]
 図18に示す表示装置700には、平坦化絶縁膜770上に導電層772の一部を覆う絶縁膜730が設けられる。ここで、発光素子782は透光性の導電膜788を有し、トップエミッション型の発光素子である。なお、発光素子782は、導電層772側に光を射出するボトムエミッション構造や、導電層772側及び導電膜788側の双方に光を射出するデュアルエミッション構造としてもよい。
[0334]
 また、着色膜736は発光素子782と重なる位置に設けられ、遮光膜738は絶縁膜730と重なる位置、引き回し配線部711、及びソースドライバ回路部704に設けられている。また、着色膜736及び遮光膜738は、絶縁膜734で覆われている。また、発光素子782と絶縁膜734の間は封止膜732で充填されている。なお、EL層786を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においては、着色膜736を設けない構成としてもよい。
[0335]
 図19には、フレキシブルディスプレイに好適に適用できる表示装置の構成を示している。図19は、図15(B)に示した表示装置700A中の一点鎖線S−Tにおける断面図である。
[0336]
 図19に示す表示装置700Aは、図18で示した第1の基板701に換えて、支持基板745、接着層742、樹脂層743、及び絶縁層744が積層された構成を有する。トランジスタ750や容量素子790等は、樹脂層743上に設けられた絶縁層744上に設けられている。
[0337]
 支持基板745は、有機樹脂やガラス等を含み、可撓性を有する程度に薄い基板である。樹脂層743は、ポリイミドやアクリルなどの有機樹脂を含む層である。絶縁層744は、酸化シリコン、酸化窒化シリコン、窒化シリコン等の無機絶縁膜を含む。樹脂層743と支持基板745とは、接着層742によって貼りあわされている。樹脂層743は、支持基板745よりも薄いことが好ましい。
[0338]
 また、図19に示す表示装置700は、図18で示した基板705に換えて保護層740を有する。保護層740は、封止膜732と貼りあわされている。保護層740としては、ガラス基板や樹脂フィルムなどを用いることができる。また、保護層740として、偏光板、散乱板などの光学部材や、タッチセンサパネルなどの入力装置、またはこれらを2つ以上積層した構成を適用してもよい。
[0339]
 また、発光素子782が有するEL層786は、絶縁膜730及び導電層772上に島状に設けられている。EL層786を、副画素毎に発光色が異なるように作り分けることで、着色膜736を用いずにカラー表示を実現できる。また、発光素子782を覆って、保護層741が設けられている。保護層741は発光素子782に水などの不純物が拡散することを防ぐ機能を有する。保護層741は、無機絶縁膜を用いることが好ましい。また、無機絶縁膜と有機絶縁膜をそれぞれ一以上含む積層構造とすることがより好ましい。
[0340]
 また、図19では、折り曲げ可能な領域P2を示している。領域P2では、支持基板745、接着層742のほか、絶縁層744等の無機絶縁膜が設けられていない部分を有する。また、領域P2において、配線760を覆って樹脂層746が設けられている。折り曲げ可能な領域P2に無機絶縁膜をできるだけ設けず、且つ、金属または合金を含む導電層と、有機材料を含む層のみを積層した構成とすることで、曲げた際にクラックが生じることを防ぐことができる。また、領域P2に支持基板745を設けないことで、極めて小さい曲率半径で、表示装置700Aの一部を曲げることができる。
[0341]
〔表示装置に入力装置を設ける構成例〕
 また、図16乃至図19に示す表示装置に入力装置を設けてもよい。当該入力装置としては、例えば、タッチセンサ等が挙げられる。
[0342]
 例えばセンサの方式としては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。または、これら2つ以上を組み合わせて用いてもよい。
[0343]
 なお、タッチパネルの構成は、入力装置を一対の基板の間に形成する、所謂インセル型のタッチパネル、入力装置を表示装置上に形成する、所謂オンセル型のタッチパネル、または表示装置に貼り合わせて用いる、所謂アウトセル型のタッチパネルなどがある。
[0344]
 本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施できる。
[0345]
 本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
[0346]
(実施の形態3)
 本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図20を用いて説明を行う。
[0347]
 図20(A)に示す表示装置は、画素部502と、駆動回路部504と、保護回路506と、端子部507と、を有する。なお、保護回路506は、設けない構成としてもよい。
[0348]
 画素部502や駆動回路部504が有するトランジスタに、本発明の一態様のトランジスタを適用できる。また保護回路506にも、本発明の一態様のトランジスタを適用してもよい。
[0349]
 画素部502は、X行Y列(X、Yはそれぞれ独立に2以上の自然数)に配置された複数の表示素子を駆動する複数の画素回路501を有する。
[0350]
 駆動回路部504は、走査線GL_1乃至GL_Xに走査信号を出力するゲートドライバ504a、データ線DL_1乃至DL_Yにデータ信号を供給するソースドライバ504bなどの駆動回路を有する。ゲートドライバ504aは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ504bは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ504bを構成してもよい。
[0351]
 端子部507は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
[0352]
 保護回路506は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図20(A)に示す保護回路506は、例えば、ゲートドライバ504aと画素回路501の間の配線である走査線GL、またはソースドライバ504bと画素回路501の間の配線であるデータ線DL等の各種配線に接続される。
[0353]
 また、ゲートドライバ504aとソースドライバ504bは、それぞれ画素部502と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板(例えば、単結晶半導体膜または多結晶半導体膜で形成された駆動回路基板)をCOGやTAB(Tape Automated Bonding)によって基板に実装する構成としてもよい。
[0354]
 また、図20(A)に示す複数の画素回路501は、例えば、図20(B)及び図20(C)に示す構成とすることができる。
[0355]
 図20(B)に示す画素回路501は、液晶素子570と、トランジスタ550と、容量素子560と、を有する。また画素回路501には、データ線DL_n、走査線GL_m、電位供給線VL等が接続されている。
[0356]
 液晶素子570の一対の電極の一方の電位は、画素回路501の仕様に応じて適宜設定される。液晶素子570は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路501のそれぞれが有する液晶素子570の一対の電極の一方に共通の電位(コモン電位)を与えてもよい。また、各行の画素回路501の液晶素子570の一対の電極の一方に異なる電位を与えてもよい。
[0357]
 また、図20(C)に示す画素回路501は、トランジスタ552、554と、容量素子562と、発光素子572と、を有する。また画素回路501には、データ線DL_n、走査線GL_m、電位供給線VL_a、電位供給線VL_b等が接続されている。
[0358]
 なお、電位供給線VL_a及び電位供給線VL_bの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。トランジスタ554のゲートに与えられる電位に応じて、発光素子572に流れる電流が制御されることにより、発光素子572からの発光輝度が制御される。
[0359]
 本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施できる。
[0360]
 本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
[0361]
(実施の形態4)
 以下では、画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。実施の形態1で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用できる。
[0362]
<回路構成>
 図21(A)に、画素回路400の回路図を示す。画素回路400は、トランジスタM1、トランジスタM2、容量C1、及び回路401を有する。また画素回路400には、配線S1、配線S2、配線G1、及び配線G2が接続される。
[0363]
 トランジスタM1は、ゲートが配線G1と、ソース及びドレインの一方が配線S1と、ソース及びドレインの他方が容量C1の一方の電極と、それぞれ接続する。トランジスタM2は、ゲートが配線G2と、ソース及びドレインの一方が配線S2と、ソース及びドレインの他方が容量C1の他方の電極、及び回路401と、それぞれ接続する。
[0364]
 回路401は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機EL素子やLED素子などの発光素子、液晶素子、またはMEMS(Micro Electro Mechanical Systems)素子等を適用できる。
[0365]
 トランジスタM1と容量C1とを接続するノードをノードN1、トランジスタM2と回路401とを接続するノードをノードN2とする。
[0366]
 画素回路400は、トランジスタM1をオフ状態とすることで、ノードN1の電位を保持できる。また、トランジスタM2をオフ状態とすることで、ノードN2の電位を保持できる。また、トランジスタM2をオフ状態とした状態で、トランジスタM1を介してノードN1に所定の電位を書き込むことで、容量C1を介した容量結合により、ノードN1の電位の変位に応じてノードN2の電位を変化させることができる。
[0367]
 ここで、トランジスタM1、トランジスタM2のうちの一方または両方に、実施の形態1で例示した、酸化物半導体が適用されたトランジスタを適用できる。そのため極めて低いオフ電流により、ノードN1及びノードN2の電位を長期間に亘って保持できる。なお、各ノードの電位を保持する期間が短い場合(具体的には、フレーム周波数が30Hz以上である場合等)には、シリコン等の半導体を適用したトランジスタを用いてもよい。
[0368]
<駆動方法例>
 続いて、図21(B)を用いて、画素回路400の動作方法の一例を説明する。図21(B)は、画素回路400の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
[0369]
 図21(B)に示す動作では、1フレーム期間を期間T1と期間T2とに分ける。期間T1はノードN2に電位を書き込む期間であり、期間T2はノードN1に電位を書き込む期間である。
[0370]
〔期間T1〕
 期間T1では、配線G1と配線G2の両方に、トランジスタをオン状態にする電位を与える。また、配線S1には固定電位である電位V refを供給し、配線S2には第1データ電位V を供給する。
[0371]
 ノードN1には、トランジスタM1を介して配線S1から電位V refが与えられる。また、ノードN2には、トランジスタM2を介して第1データ電位V が与えられる。したがって、容量C1には電位差V −V refが保持された状態となる。
[0372]
〔期間T2〕
 続いて期間T2では、配線G1にはトランジスタM1をオン状態とする電位を与え、配線G2にはトランジスタM2をオフ状態とする電位を与える。また、配線S1には第2データ電位V dataを供給する。配線S2には所定の定電位を与える、またはフローティング状態としてもよい。
[0373]
 ノードN1には、トランジスタM1を介して第2データ電位V dataが与えられる。このとき、容量C1による容量結合により、第2データ電位V dataに応じてノードN2の電位が電位dVだけ変化する。すなわち、回路401には、第1データ電位Vwと電位dVを足した電位が入力されることとなる。なお、図21(B)では電位dVが正の値であるように示しているが、負の値であってもよい。すなわち、第2のデータ電位V dataが電位V refより低くてもよい。
[0374]
 ここで、電位dVは、容量C1の容量値と、回路401の容量値によって概ね決定される。容量C1の容量値が回路401の容量値よりも十分に大きい場合、電位dVは第2データ電位V dataに近い電位となる。
[0375]
 このように、画素回路400は、2種類のデータ信号を組み合わせて表示素子を含む回路401に供給する電位を生成できるため、画素回路400内で階調の補正を行うことが可能となる。
[0376]
 また画素回路400は、配線S1及び配線S2に供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ(HDR)表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を実現できる。
[0377]
<適用例>
〔液晶素子を用いた例〕
 図21(C)に示す画素回路400LCは、回路401LCを有する。回路401LCは、液晶素子LCと、容量C2とを有する。
[0378]
 液晶素子LCは、一方の電極が容量C1の他方の電極、トランジスタM2のソース及びドレインの他方及び容量C2の一方の電極と接続され、他方の電極が電位V com2が与えられる配線と接続する。容量C2は、他方の電極が電位V com1が与えられる配線と接続する。
[0379]
 容量C2は保持容量として機能する。なお、容量C2は不要であれば省略できる。
[0380]
 画素回路400LCは、液晶素子LCに高い電圧を供給できるため、例えばオーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用することなどができる。また、配線S1または配線S2に補正信号を供給することで、使用温度や液晶素子LCの劣化状態等に応じて階調を補正することもできる。
[0381]
〔発光素子を用いた例〕
 図21(D)に示す画素回路400ELは、回路401ELを有する。回路401ELは、発光素子EL、トランジスタM3、及び容量C2を有する。
[0382]
 トランジスタM3は、ゲートが容量C2の一方の電極と、ソース及びドレインの一方が電位V が与えられる配線と、他方が発光素子ELの一方の電極と、それぞれ接続される。容量C2は、他方の電極が電位V comが与えられる配線と接続する。発光素子ELは、他方の電極が電位V が与えられる配線と接続する。
[0383]
 トランジスタM3は、発光素子ELに供給する電流を制御する機能を有する。容量C2は保持容量として機能する。容量C2は不要であれば省略できる。
[0384]
 なお、ここでは発光素子ELのアノード側がトランジスタM3と接続する構成を示しているが、カソード側にトランジスタM3を接続してもよい。そのとき、電位V と電位V の値を適宜変更できる。
[0385]
 画素回路400ELは、トランジスタM3のゲートに高い電位を与えることで、発光素子ELに大きな電流を流すことができるため、例えばHDR表示などを実現できる。また、また、配線S1または配線S2に補正信号を供給することで、トランジスタM3や発光素子ELの電気特性のばらつきの補正を行うこともできる。
[0386]
 なお、図21(C)及び図21(D)で例示した回路に限られず、別途トランジスタや容量などを追加した構成としてもよい。
[0387]
 本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
[0388]
(実施の形態5)
 本実施の形態では、本発明の一態様を用いて作製できる表示モジュールについて説明する。
[0389]
 図22(A)に示す表示モジュール6000は、上部カバー6001と下部カバー6002との間に、FPC6005が接続された表示装置6006、フレーム6009、プリント基板6010、及びバッテリー6011を有する。
[0390]
 例えば、本発明の一態様を用いて作製された表示装置を、表示装置6006に用いることができる。表示装置6006により、極めて消費電力の低い表示モジュールを実現できる。
[0391]
 上部カバー6001及び下部カバー6002は、表示装置6006のサイズに合わせて、形状や寸法を適宜変更できる。
[0392]
 表示装置6006はタッチパネルとしての機能を有していてもよい。
[0393]
 フレーム6009は、表示装置6006の保護機能、プリント基板6010の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
[0394]
 プリント基板6010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリー制御回路等を有する。
[0395]
 図22(B)は、光学式のタッチセンサを備える表示モジュール6000の断面概略図である。
[0396]
 表示モジュール6000は、プリント基板6010に設けられた発光部6015及び受光部6016を有する。また、上部カバー6001と下部カバー6002により囲まれた領域に一対の導光部(導光部6017a、導光部6017b)を有する。
[0397]
 表示装置6006は、フレーム6009を間に介してプリント基板6010やバッテリー6011と重ねて設けられている。表示装置6006とフレーム6009は、導光部6017a、導光部6017bに固定されている。
[0398]
 発光部6015から発せられた光6018は、導光部6017aにより表示装置6006の上部を経由し、導光部6017bを通って受光部6016に達する。例えば指やスタイラスなどの被検知体により、光6018が遮られることにより、タッチ操作を検出できる。
[0399]
 発光部6015は、例えば表示装置6006の隣接する2辺に沿って複数設けられる。受光部6016は、発光部6015と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得できる。
[0400]
 発光部6015は、例えばLED素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部6016は、発光部6015が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
[0401]
 光6018を透過する導光部6017a、導光部6017bにより、発光部6015と受光部6016とを表示装置6006の下側に配置することができ、外光が受光部6016に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
[0402]
 本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
[0403]
(実施の形態6)
 本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
[0404]
 図23(A)に示す電子機器6500は、スマートフォンとして用いることのできる携帯情報端末機である。
[0405]
 電子機器6500は、筐体6501、表示部6502、電源ボタン6503、ボタン6504、スピーカ6505、マイク6506、カメラ6507、及び光源6508等を有する。表示部6502はタッチパネル機能を備える。
[0406]
 表示部6502に、本発明の一態様の表示装置を適用できる。
[0407]
 図23(B)は、筐体6501のマイク6506側の端部を含む断面概略図である。
[0408]
 筐体6501の表示面側には透光性を有する保護部材6510が設けられ、筐体6501と保護部材6510に囲まれた空間内に、表示パネル6511、光学部材6512、タッチセンサパネル6513、プリント基板6517、バッテリー6518等が配置されている。
[0409]
 保護部材6510には、表示パネル6511、光学部材6512、及びタッチセンサパネル6513が図示しない接着層により固定されている。
[0410]
 また、表示部6502よりも外側の領域において、表示パネル6511の一部が折り返されている。また、当該折り返された部分に、FPC6515が接続されている。FPC6515には、IC6516が実装されている。またFPC6515は、プリント基板6517に設けられた端子に接続されている。
[0411]
 表示パネル6511には本発明の一態様のフレキシブルディスプレイパネルを適用できる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル6511が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリー6518を搭載することもできる。また、表示パネル6511の一部を折り返して、画素部の裏側にFPC6515との接続部を配置することにより、狭額縁の電子機器を実現できる。
[0412]
 本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
[0413]
(実施の形態7)
 本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
[0414]
 以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
[0415]
 本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、4K2K、8K4K、16K8K、またはそれ以上の解像度を有する映像を表示させることができる。
[0416]
 電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
[0417]
 本発明の一態様が適用された電子機器は、家屋やビルの内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
[0418]
 図24(A)は、ファインダー8100を取り付けた状態のカメラ8000の外観を示す図である。
[0419]
 カメラ8000は、筐体8001、表示部8002、操作ボタン8003、シャッターボタン8004等を有する。またカメラ8000には、着脱可能なレンズ8006が取り付けられている。
[0420]
 なおカメラ8000は、レンズ8006と筐体とが一体となっていてもよい。
[0421]
 カメラ8000は、シャッターボタン8004を押す、またはタッチパネルとして機能する表示部8002をタッチすることにより撮像できる。
[0422]
 筐体8001は、電極を有するマウントを有し、ファインダー8100のほか、ストロボ装置等を接続できる。
[0423]
 ファインダー8100は、筐体8101、表示部8102、ボタン8103等を有する。
[0424]
 筐体8101は、カメラ8000のマウントと係合するマウントにより、カメラ8000に取り付けられている。ファインダー8100はカメラ8000から受信した映像等を表示部8102に表示させることができる。
[0425]
 ボタン8103は、電源ボタン等としての機能を有する。
[0426]
 カメラ8000の表示部8002、及びファインダー8100の表示部8102に、本発明の一態様の表示装置を適用できる。なお、ファインダーが内蔵されたカメラ8000であってもよい。
[0427]
 図24(B)は、ヘッドマウントディスプレイ8200の外観を示す図である。
[0428]
 ヘッドマウントディスプレイ8200は、装着部8201、レンズ8202、本体8203、表示部8204、ケーブル8205等を有している。また装着部8201には、バッテリー8206が内蔵されている。
[0429]
 ケーブル8205は、バッテリー8206から本体8203に電力を供給する。本体8203は無線受信機等を備え、受信した映像情報を表示部8204に表示させることができる。また、本体8203はカメラを備え、使用者の眼球やまぶたの動きの情報を入力手段として用いることができる。
[0430]
 また、装着部8201には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部8201には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部8204に表示する機能や、使用者の頭部の動きに合わせて表示部8204に表示する映像を変化させる機能を有していてもよい。
[0431]
 表示部8204に、本発明の一態様の表示装置を適用できる。
[0432]
 図24(C)、図24(D)及び図24(E)は、ヘッドマウントディスプレイ8300の外観を示す図である。ヘッドマウントディスプレイ8300は、筐体8301と、表示部8302と、バンド状の固定具8304と、一対のレンズ8305と、を有する。
[0433]
 使用者は、レンズ8305を通して、表示部8302の表示を視認できる。なお、表示部8302を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部8302の異なる領域に表示された別の画像を、レンズ8305を通して視認することで、視差を用いた3次元表示等を行うこともできる。なお、表示部8302を1つ設ける構成に限られず、表示部8302を2つ設け、使用者の片方の目につき1つの表示部を配置してもよい。
[0434]
 なお、表示部8302に、本発明の一態様の表示装置を適用できる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図24(E)のようにレンズ8305を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示できる。
[0435]
 図25(A)乃至図25(G)に示す電子機器は、筐体9000、表示部9001、スピーカ9003、操作キー9005(電源スイッチ、又は操作スイッチを含む)、接続端子9006、センサ9007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9008、等を有する。
[0436]
 図25(A)乃至図25(G)に示す電子機器は、様々な機能を有する。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画や動画を撮影し、記録媒体(外部またはカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
[0437]
 図25(A)乃至図25(G)に示す電子機器の詳細について、以下説明を行う。
[0438]
 図25(A)は、テレビジョン装置9100を示す斜視図である。テレビジョン装置9100は、大画面、例えば、50インチ以上、または100インチ以上の表示部9001を組み込むことが可能である。
[0439]
 図25(B)は、携帯情報端末9101を示す斜視図である。携帯情報端末9101は、例えばスマートフォンとして用いることができる。なお、携帯情報端末9101は、スピーカ9003、接続端子9006、センサ9007等を設けてもよい。また、携帯情報端末9101は、文字や画像情報をその複数の面に表示できる。図25(B)では3つのアイコン9050を表示した例を示している。また、破線の矩形で示す情報9051を表示部9001の他の面に表示することもできる。情報9051の一例としては、電子メール、SNS、電話などの着信の通知、電子メールやSNSなどの題名、送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。または、情報9051が表示されている位置にはアイコン9050などを表示してもよい。
[0440]
 図25(C)は、携帯情報端末9102を示す斜視図である。携帯情報端末9102は、表示部9001の3面以上に情報を表示する機能を有する。ここでは、情報9052、情報9053、情報9054がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末9102を収納した状態で、携帯情報端末9102の上方から観察できる位置に表示された情報9053を確認することもできる。使用者は、携帯情報端末9102をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
[0441]
 図25(D)は、腕時計型の携帯情報端末9200を示す斜視図である。携帯情報端末9200は、例えばスマートウォッチとして用いることができる。また、表示部9001はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末9200は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末9200は、接続端子9006により、他の情報端末と相互にデータ伝送を行うことや、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
[0442]
 図25(E)、図25(F)及び図25(G)は、折り畳み可能な携帯情報端末9201を示す斜視図である。また、図25(E)は携帯情報端末9201を展開した状態、図25(G)は折り畳んだ状態、図25(F)は図25(E)と図25(G)の一方から他方に変化する途中の状態の斜視図である。携帯情報端末9201は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末9201が有する表示部9001は、ヒンジ9055によって連結された3つの筐体9000に支持されている。例えば、表示部9001は、曲率半径1mm以上150mm以下で曲げることができる。
[0443]
 図26(A)にテレビジョン装置の一例を示す。テレビジョン装置7100は、筐体7101に表示部7500が組み込まれている。ここでは、スタンド7103により筐体7101を支持した構成を示している。
[0444]
 図26(A)に示すテレビジョン装置7100の操作は、筐体7101が備える操作スイッチや、別体のリモコン操作機7111により行うことができる。または、表示部7500にタッチパネルを適用し、これに触れることでテレビジョン装置7100を操作してもよい。リモコン操作機7111は、操作ボタンの他に表示部を有していてもよい。
[0445]
 なお、テレビジョン装置7100は、テレビ放送の受信機や、ネットワーク接続のための通信装置を有していてもよい。
[0446]
 図26(B)に、ノート型パーソナルコンピュータ7200を示す。ノート型パーソナルコンピュータ7200は、筐体7211、キーボード7212、ポインティングデバイス7213、外部接続ポート7214等を有する。筐体7211に、表示部7500が組み込まれている。
[0447]
 図26(C)及び図26(D)に、デジタルサイネージ(Digital Signage:電子看板)の一例を示す。
[0448]
 図26(C)に示すデジタルサイネージ7300は、筐体7301、表示部7500、及びスピーカ7303等を有する。さらに、LEDランプ、操作キー(電源スイッチ、または操作スイッチを含む)、接続端子、各種センサ、マイクロフォン等を有することができる。
[0449]
 また、図26(D)は円柱状の柱7401に取り付けられたデジタルサイネージ7400である。デジタルサイネージ7400は、柱7401の曲面に沿って設けられた表示部7500を有する。
[0450]
 表示部7500が広いほど、一度に提供できる情報量を増やすことができ、また人の目につきやすいため、例えば広告の宣伝効果を高める効果を奏する。
[0451]
 表示部7500にタッチパネルを適用し、使用者が操作できる構成とすると好ましい。これにより、広告用途だけでなく、路線情報や交通情報、商用施設の案内情報など、使用者が求める情報を提供するための用途にも用いることができる。
[0452]
 また、図26(C)及び図26(D)に示すように、デジタルサイネージ7300またはデジタルサイネージ7400は、ユーザが所持するスマートフォン等の情報端末機7311と無線通信により連携可能であることが好ましい。例えば、表示部7500に表示される広告の情報を情報端末機7311の画面に表示させることや、情報端末機7311を操作することで、表示部7500の表示を切り替えることができる。
[0453]
 また、デジタルサイネージ7300またはデジタルサイネージ7400に、情報端末機7311を操作手段(コントローラ)としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
[0454]
 図26(A)乃至図26(D)における表示部7500に、本発明の一態様の表示装置を適用できる。
[0455]
 本実施の形態の電子機器は表示部を有する構成としたが、表示部を有さない電子機器にも本発明の一態様を適用できる。
[0456]
 本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
実施例 1
[0457]
 本実施例では、導電層112、機能層113、金属酸化物層114または絶縁層110に用いることができる材料の例として、銅、チタン、モリブデン、ITSO、金属酸化物、酸化窒化シリコンのエッチング速度を評価した。酸化窒化シリコンについては、成膜条件の異なる3種類の膜(酸化窒化シリコン1、酸化窒化シリコン2及び酸化窒化シリコン3)を評価した。
[0458]
 評価には、ガラス基板上に各種の膜を形成した試料を用いた。
[0459]
 本実施例で用いた銅膜の成膜は、Cuターゲットを用いたスパッタリング法により、圧力1.0Pa、電源電力15kW(直流)の条件で行った。成膜時の基板温度は100℃とした。成膜ガスとしてアルゴンガスを用いた。
[0460]
 本実施例で用いたチタン膜の成膜は、Tiターゲットを用いたスパッタリング法により、圧力0.3Pa、電源電力8kW(直流)の条件で行った。成膜時の基板温度は室温とした。成膜ガスとしてアルゴンガスを用いた。
[0461]
 本実施例で用いたモリブデン膜の成膜は、Moターゲットを用いたスパッタリング法により、圧力0.85Pa、電源電力35kW(直流)の条件で行った。成膜時の基板温度は80℃とした。成膜ガスとしてアルゴンガスを用いた。
[0462]
 本実施例で用いたITSO膜の成膜は、ITSOターゲット(In :SnO :SiO =85:10:5[重量比])を用いたスパッタリング法により、圧力0.15Pa、電源電力1kW(直流)の条件で行った。成膜時の基板温度は80℃とした。成膜ガスとしてアルゴンガスを用いた。
[0463]
 本実施例で用いた金属酸化物膜の成膜は、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いたスパッタリング法により、圧力0.6Pa、電源電力2.5kW(交流)の条件で行った。成膜時の基板温度は室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を10%とした。なお、In:Ga:Zn=4:2:4.1[原子数比]の組成のターゲットを用いて形成された試料の膜組成は、概ねIn:Ga:Zn=4:2:3[原子数比]となる。
[0464]
 本実施例で用いた酸化窒化シリコン膜1の成膜は、流量24sccmのシランガス、及び流量18000sccmの一酸化二窒素ガスの混合ガスを用いたPECVD法により、圧力200Pa、成膜電力130Wの条件で行った。成膜時の基板温度は350℃とした。なお、酸化窒化シリコン膜1は、実施の形態1に示した絶縁層110aに相当する。
[0465]
 本実施例で用いた酸化窒化シリコン膜2の成膜は、流量200sccmのシランガス、及び流量10000sccmの一酸化二窒素ガスの混合ガスを用いたPECVD法により、圧力300Pa、成膜電力750Wの条件で行った。成膜時の基板温度は350℃とした。なお、酸化窒化シリコン膜2は、実施の形態1に示した絶縁層110cに相当する。
[0466]
 本実施例で用いた酸化窒化シリコン膜3の成膜は、流量20sccmのシランガス、及び流量3000sccmの一酸化二窒素ガスの混合ガスを用いたPECVD法により、圧力40Pa、成膜電力500Wの条件で行った。成膜時の基板温度は350℃とした。なお、酸化窒化シリコン膜3は、実施の形態1に示した絶縁層110bに相当する。
[0467]
 エッチャントとして薬液A及び薬液Bの2つの薬液を、使用直前に5:1[体積比]で混合した薬液を用いた。薬液Aは、リン酸(5weight%未満)、フッ化水素酸(1weight%未満)、硝酸(10weight%未満)、添加剤(22weight%未満)の水溶液を用いた。薬液Bは、過酸化水素(31weight%)の水溶液を用いた。エッチング時のエッチャント温度は30℃とした。
[0468]
 各種の膜のエッチング速度を表1に示す。なお、表1において、IGZO(4:2:3)と記しているのは前述の金属酸化物膜を指し、SiON1と記しているのは前述の酸化窒化シリコン膜1を指し、SiON2と記しているのは前述の酸化窒化シリコン膜2を指し、SiON3と記しているのは前述の酸化窒化シリコン膜3を指す。
[0469]
[表1]


[0470]
 表1に示すように、銅と比較して、チタン、モリブデン、ITSO、金属酸化物、酸化窒化シリコン1、酸化窒化シリコン2及び酸化窒化シリコン3のエッチング速度が遅いことを確認できた。また、絶縁層110bに用いることができる酸化窒化シリコン膜3は、絶縁層110aに用いることができる酸化窒化シリコン膜1、及び絶縁層110cに用いることができる酸化窒化シリコン膜2よりもエッチング速度が遅いことを確認できた。絶縁層110cに用いることができる酸化窒化シリコン膜2は、絶縁層110aに用いることができる酸化窒化シリコン膜1、及び絶縁層110bに用いることができる酸化窒化シリコン膜3よりもエッチング速度が速いことを確認できた。
実施例 2
[0471]
 本実施例では、図3に示すトランジスタ100Bに相当する試料(sample A)を作製し、断面形状を評価した。
[0472]
<試料の作製>
 まず、ガラス基板上に厚さ100nmのタングステン膜をスパッタリング法により形成し、これを加工して第1のゲート電極を得た。
[0473]
 続いて、第1のゲート絶縁層として厚さ50nmの第1の窒化シリコン膜と、厚さ200nmの第2の窒化シリコン膜と、厚さ50nmの第3の窒化シリコン膜と、厚さ3nmの第1の酸化窒化シリコン膜をこの順に成膜した。
[0474]
 第1の窒化シリコン膜及び第3の窒化シリコン膜の成膜はそれぞれ、流量200sccmのシランガス、流量2000sccmの窒素ガス及び流量100sccmのアンモニアガスの混合ガスを用いたPECVD法により、圧力100Pa、成膜電力2000Wの条件で行った。成膜時の基板温度は350℃とした。
[0475]
 第2の窒化シリコン膜の成膜は、流量290sccmのシランガス、流量2000sccmの窒素ガス及び流量2000sccmのアンモニアガスの混合ガスを用いたPECVD法により、圧力200Pa、成膜電力3000Wの条件で行った。成膜時の基板温度は350℃とした。
[0476]
 第1の酸化窒化シリコン膜の成膜は、流量20sccmのシランガス、及び流量3000sccmの一酸化二窒素ガスの混合ガスを用いたPECVD法により、圧力40Pa、成膜電力3000Wの条件で行った。成膜時の基板温度は350℃とした。
[0477]
 続いて、第1のゲート絶縁層上に、厚さ30nmの第1の金属酸化物膜を成膜した。第1の金属酸化物膜の成膜は、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いたスパッタリング法により、圧力0.6Pa、電源電力2.5kWの条件で行った。成膜時の基板温度は室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を10%とした。
[0478]
 続いて、窒素雰囲気下、370℃で1時間の加熱処理を行った後、窒素と酸素との混合ガス(窒素ガス流量:酸素ガス流量=1:1)雰囲気下で、370℃で1時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
[0479]
 続いて、第1の金属酸化物膜を島状に加工し、第1の金属酸化物層を形成した。
[0480]
 続いて、第2のゲート絶縁層として厚さ5nmの第2の酸化窒化シリコン膜と、厚さ130nmの第3の酸化窒化シリコン膜と、厚さ5nmの第4の酸化窒化シリコン膜をこの順に成膜した。
[0481]
 第2の酸化窒化シリコン膜の成膜(成膜条件1)は、流量24sccmのシランガス、及び流量18000sccmの一酸化二窒素ガスの混合ガスを用いたPECVD法により、圧力200Pa、成膜電力130Wの条件で行った。成膜時の基板温度は350℃とした。なお、第2の酸化窒化シリコン膜は、実施の形態1に示した絶縁層110aに相当する。
[0482]
 第3の酸化窒化シリコン膜の成膜(成膜条件2)は、流量200sccmのシランガス、及び流量10000sccmの一酸化二窒素ガスの混合ガスを用いたPECVD法により、圧力300Pa、成膜電力750Wの条件で行った。成膜時の基板温度は350℃とした。なお、第3の酸化窒化シリコン膜は、実施の形態1に示した絶縁層110cに相当する。
[0483]
 第4の酸化窒化シリコン膜の成膜(成膜条件3)は、流量20sccmのシランガス、及び流量3000sccmの一酸化二窒素ガスの混合ガスを用いたPECVD法により、圧力40Pa、成膜電力500Wの条件で行った。成膜時の基板温度は350℃とした。なお、第4の酸化窒化シリコン膜は、実施の形態1に示した絶縁層110bに相当する。
[0484]
 第2の酸化窒化シリコン膜(成膜条件1)、第3の酸化窒化シリコン膜(成膜条件2)、第4の酸化窒化シリコン膜(成膜条件3)の成膜速度及びエッチング速度を表2に示す。表2において、エッチング速度1は実施例1に示したエッチャントにおけるエッチング速度を示し、エッチング速度2は0.5weight%フッ化水素酸におけるエッチング速度を示している。
[0485]
[表2]


[0486]
 続いて、窒素雰囲気下、370℃で1時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
[0487]
 続いて、第4の酸化窒化シリコン膜上に、厚さ20nmの第2の金属酸化物膜を成膜した。第2の金属酸化物膜の成膜は、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いたスパッタリング法により、圧力0.6Pa、電源電力2.5kWの条件で行った。成膜時の基板温度は200℃とした。成膜ガスとして酸素ガス(酸素流量比100%)を用いた。
[0488]
 続いて、第2の金属酸化物膜上に、厚さ10nmのITSO膜と、厚さ100nmの銅膜をこの順に成膜した。ITSO膜及び銅膜は、スパッタリング法により成膜した。ITSO膜の成膜は、ITSOターゲット(In :SnO :SiO =85:10:5[重量比])を用いた。銅膜の成膜には、Cuターゲットを用いた。
[0489]
 続いて、銅膜上にレジストマスクを形成し、第2の金属酸化物膜、ITSO膜及び銅膜を加工し、第2の金属酸化物層、ITSO層及び銅層を形成した。加工はウェットエッチング法を用いた。エッチャントについては、前述の実施例1の記載を参照できるため、詳細な説明は省略する。
[0490]
 続いて、前述のレジストマスクをマスクとして、第2の酸化窒化シリコン膜をエッチングし、第2のゲート絶縁層を形成した。加工はドライエッチング法を用いた。この後に、レジストマスクを除去した。
[0491]
 続いて、トランジスタを覆う保護層として、厚さ100nmの第4の窒化シリコン膜と、厚さ300nmの第5の酸化窒化シリコン膜をこの順に成膜した。第4の窒化シリコン膜及び第5の酸化窒化シリコン膜はプラズマCVD法により成膜し、成膜時の基板温度は350℃とした。
[0492]
 以上の工程で、sample Aを得た。
[0493]
<試料の断面観察>
 次に、sample Aを集束イオンビーム(FIB:Focused Ion Beam)により薄片化し、sample Aの断面をSTEMで観察した。
[0494]
 sample Aの断面のSTEM像を、図27(A)及び図27(B)に示す。図27(A)は、倍率10万倍の透過電子像(TE像:Transmission Electron Image)である。図27(B)は図27(A)と同じ箇所の倍率10万倍のZコントラスト像(ZC像:Z Contrast Image)である。Zコントラスト像では、原子番号が大きい物質ほど明るく見える。図27(A)及び図27(B)に示すように、アンダーカットは発生せず、良好な形状であることを確認できた。
実施例 3
[0495]
 本実施例では、図3に示すトランジスタ100Bに相当するトランジスタ(sample B1)を作製し、電気特性を評価した。また、トランジスタ100Bで第1のゲート電極である導電層106を設けないトランジスタ(sample B2)も作製し、同様に電気特性を評価した。
[0496]
<試料の作製>
 作製したトランジスタの構成は、図3で例示したトランジスタ100Bを援用できる。
[0497]
 保護層である第4の窒化シリコン膜と、第5の酸化窒化シリコン膜の成膜までは、前述の実施例2の記載を援用できるため、詳細な記載は省略する。
[0498]
 続いて、トランジスタを覆う保護層の一部を開口し、厚さ100nmのモリブデン膜をスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約1.5μmのアクリル樹脂膜を形成し、窒素雰囲気下、温度250℃、1時間の条件で加熱処理を行った。
[0499]
 以上の工程によりガラス基板上に形成されたトランジスタを得た。
[0500]
<トランジスタのId−Vg特性>
 続いて、上記で作製したトランジスタのId−Vg特性を測定した。
[0501]
 トランジスタのId−Vg特性の測定条件としては、第1のゲート電極に印加する電圧(以下、ゲート電圧(Vg)ともいう)、及び第2のゲート電極に印加する電圧(Vbg)ともいう)を、−15Vから+20Vまで0.25Vのステップで印加した。また、ソース電極に印加する電圧(以下、ソース電圧(Vs)ともいう)を0V(common)とし、ドレイン電極に印加する電圧(以下、ドレイン電圧(Vd)ともいう)を、0.1V及び5.1Vとした。
[0502]
 トランジスタのId−Vg特性を図28に示す。図28では、上段に第1のゲート電極を有するsample B1、下段に第1のゲート電極を有さないsample B2について示している。また、横方向にトランジスタのチャネル長が異なる条件を示しており、チャネル長が2μm、3μm、6μm、チャネル幅が50μmの3種類のトランジスタについて示している。また、図28において、横軸にゲート電圧(Vg)を示し、左の縦軸にドレイン電流(Id)を示し、右の縦軸にVd=5.1Vでの飽和移動度(μFE)を示す。なお、それぞれの試料で20個のトランジスタのId−Vg特性を測定した。
[0503]
 図28に示すように、いずれの試料においても良好な電気特性を得ることができた。
実施例 4
[0504]
 本実施例では、図7に示すトランジスタ100Eに相当する試料(sample C)を作製し、断面形状を評価した。
[0505]
<試料の作製>
 まず、ガラス基板上に厚さ30nmのチタン膜と、厚さ100nmの銅膜をこの順でスパッタリング法により形成し、これを加工して第1のゲート電極を得た。
[0506]
 続いて、第1のゲート絶縁層として厚さ50nmの第1の窒化シリコン膜と、厚さ200nmの第2の窒化シリコン膜と、厚さ50nmの第3の窒化シリコン膜と、厚さ3nmの第1の酸化窒化シリコン膜をこの順に成膜した。第1のゲート絶縁層はプラズマCVD法により成膜し、成膜時の基板温度は350℃とした。
[0507]
 続いて、第1のゲート絶縁層上に、厚さ30nmの第1の金属酸化物膜を成膜した。第1の金属酸化物膜の成膜は、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いたスパッタリング法により、圧力0.6Pa、電源電力2.5kWの条件で行った。成膜時の基板温度は室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を10%とした。
[0508]
 続いて、窒素雰囲気下、370℃で1時間の加熱処理を行った後、窒素と酸素との混合ガス(窒素ガス流量:酸素ガス流量=1:1)雰囲気下で、370℃で1時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
[0509]
 続いて、第1の金属酸化物膜を島状に加工し、第1の金属酸化物層を形成した。
[0510]
 続いて、第2のゲート絶縁層として厚さ5nmの第2の酸化窒化シリコン膜と、厚さ125nmの第3の酸化窒化シリコン膜と、厚さ10nmの第4の酸化窒化シリコン膜をこの順に成膜した。第2のゲート絶縁層はプラズマCVD法により成膜し、成膜時の基板温度は350℃とした。
[0511]
 第2の酸化窒化シリコン膜の成膜には実施例2に示した成膜条件1、第3の酸化窒化シリコン膜の成膜には成膜条件2、第4の酸化窒化シリコン膜の成膜には成膜条件3を用いた。
[0512]
 続いて、窒素雰囲気下、370℃で1時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
[0513]
 続いて、第4の酸化窒化シリコン膜上に、厚さ20nmの第2の金属酸化物膜を成膜した。第2の金属酸化物膜の成膜は、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いたスパッタリング法により、圧力0.6Pa、電源電力2.5kWの条件で行った。成膜時の基板温度は200℃とした。成膜ガスとして酸素ガス(酸素流量比100%)を用いた。
[0514]
 続いて、第2の金属酸化物膜上に、厚さ10nmのITSO膜と、厚さ100nmの銅膜をこの順に成膜した。ITSO膜及び銅膜は、スパッタリング法により成膜した。ITSO膜の成膜は、ITSOターゲット(In :SnO :SiO =85:10:5[重量比])を用いた。銅膜の成膜には、Cuターゲットを用いた。
[0515]
 続いて、銅膜上にレジストマスクを形成し、第2の金属酸化物膜、ITSO膜及び銅膜を加工し、第2の金属酸化物層、ITSO層及び銅層を形成した。加工はウェットエッチング法を用いた。エッチャントについては、前述の実施例1の記載を参照できるため、詳細な説明は省略する。
[0516]
 続いて、前述のレジストマスクをマスクとして、第2の酸化窒化シリコン膜をエッチングし、第2のゲート絶縁層を形成した。加工はドライエッチング法を用いた。この後に、レジストマスクを除去した。
[0517]
 続いて、トランジスタを覆う保護層として、厚さ100nmの第4の窒化シリコン膜と、厚さ300nmの第5の酸化窒化シリコン膜をこの順に成膜した。第4の窒化シリコン膜及び第5の酸化窒化シリコン膜はプラズマCVD法により成膜し、成膜時の基板温度は350℃とした。
[0518]
 以上の工程で、sample Cを得た。
[0519]
<試料の断面観察>
 次に、sample Cを集束イオンビーム(FIB:Focused Ion Beam)により薄片化し、sample Cの断面をSTEMで観察した。
[0520]
 sample Cの断面のSTEM像を、図29(A)及び図29(B)に示す。図29(A)は、倍率10万倍の透過電子像(TE像)である。図29(B)は図29(A)と同じ箇所の倍率10万倍のZコントラスト像(ZC像)である。図29(A)及び図29(B)に示すように、アンダーカットは発生せず、良好な形状であることを確認できた。また、金属酸化物層、ITSO層及び銅層の端部が酸化窒化シリコン層の端部よりも内側に位置し、また銅層の端部がITSO層及び銅層の端部よりも内側に位置することを確認できた。また、図7(B)に示す領域108Lに相当する領域の幅が約200nmであること確認できた。
実施例 5
[0521]
 本実施例では、図7に示すトランジスタ100Eに相当するトランジスタ(sample D)を作製し、電気特性を評価した。
[0522]
<試料の作製>
 作製したトランジスタの構成は、図7で例示したトランジスタ100Eを援用できる。
[0523]
 保護層である第4の窒化シリコン膜と、第5の酸化窒化シリコン膜の成膜までは、前述の実施例4の記載を援用できるため、詳細な記載は省略する。
[0524]
 続いて、トランジスタを覆う保護層の一部を開口し、厚さ30nmのチタン膜と、厚さ100nmの銅膜をこの順にスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約1.5μmのアクリル樹脂膜を形成し、窒素雰囲気下、温度250℃、1時間の条件で加熱処理を行った。
[0525]
 以上の工程によりガラス基板上に形成されたトランジスタを得た。
[0526]
<トランジスタのId−Vg特性>
 続いて、上記で作製したトランジスタのId−Vg特性を測定した。
[0527]
 トランジスタのId−Vg特性の測定条件としては、第1のゲート電極に印加する電圧(以下、ゲート電圧(Vg)ともいう)、及び第2のゲート電極に印加する電圧(Vbg)ともいう)を、−15Vから+20Vまで0.25Vのステップで印加した。また、ソース電極に印加する電圧(以下、ソース電圧(Vs)ともいう)を0V(common)とし、ドレイン電極に印加する電圧(以下、ドレイン電圧(Vd)ともいう)を、0.1V及び5.1Vとした。
[0528]
 トランジスタのId−Vg特性を図30に示す。図30では、縦方向にトランジスタのチャネル長が異なる条件を示しており、チャネル長が1.5μm、2μm、3μm、6μm、チャネル幅が50μmの4種類のトランジスタについて示している。なお、それぞれの試料で20個のトランジスタのId−Vg特性を測定した。
[0529]
 図30に示すように、チャネル長の短いトランジスタにおいても良好な電気特性を得ることができた。
実施例 6
[0530]
 本実施例では、絶縁膜、金属酸化物膜、機能膜及び導電膜の積層構造の試料(sample E1及びsample E2)を作製し、絶縁膜の吸着水を評価した。sample E1の断面構造を図31(A)に、sample E2の断面構造を図31(B)に示す。
[0531]
<試料の作製>
 まず、ガラス基板200上に、絶縁膜210として、厚さ5nmの第1の酸化窒化シリコン膜210Aと、厚さ130nmの第2の酸化窒化シリコン膜210Bと、第3の酸化窒化シリコン膜210Cをこの順に成膜した。第1の酸化窒化シリコン膜210Aの成膜には実施例2に示した成膜条件1、第2の酸化窒化シリコン膜210Bの成膜には成膜条件2、第3の酸化窒化シリコン膜210Cの成膜には成膜条件3を用いた。また、sample E1は第3の酸化窒化シリコン膜210Cの厚さを5nm、sample E2は第3の酸化窒化シリコン膜210Cの厚さを10nmとした。
[0532]
 続いて、窒素雰囲気下、370℃で1時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
[0533]
 続いて、第3の酸化窒化シリコン膜210C上に、厚さ20nmの金属酸化物膜214を成膜した。金属酸化物膜214の成膜は、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いたスパッタリング法により、圧力0.6Pa、電源電力2.5kWの条件で行った。成膜時の基板温度は200℃とした。成膜ガスとして酸素ガス(酸素流量比100%)を用いた。
[0534]
 続いて、金属酸化物膜214上に、厚さ10nmのITSO膜213と、厚さ100nmの銅膜212をこの順に成膜した。ITSO膜213及び銅膜212は、スパッタリング法により成膜した。ITSO膜213の成膜は、ITSOターゲット(In :SnO :SiO =85:10:5[重量比])を用いた。銅膜212の成膜には、Cuターゲットを用いた。
[0535]
 続いて、金属酸化物膜214、ITSO膜213及び銅膜212をウェットエッチング法により除去した。sample E1、sample E2ともウェットエッチング時のエッチャント温度は30℃とし、エッチング時間は60secとした。エッチャントについては、前述の実施例1の記載を参照できるため、詳細な説明は省略する。
[0536]
 続いて、膜厚を測定した。膜厚の測定結果から、前述のウェットエッチング処理によりsample E1は、第3の酸化窒化シリコン膜210C及び第2の酸化窒化シリコン膜210Bの表面側の一部も除去され、第2の酸化窒化シリコン膜210Bの表面が露出したことを確認した。同様に、sample E2は、第3の酸化窒化シリコン膜210Cの表面側の一部が除去され、第3の酸化窒化シリコン膜210Cの表面が露出したことを確認した。
[0537]
 以上の工程で、sample E1及びsample E2を得た。
[0538]
<TDS分析>
 続いて、昇温脱離ガス分析法(TDS:Thermal Desorption Spectrometry)を用いて、sample E1及びsample E2からの脱離ガスを評価した。TDS測定では、基板温度が30℃/minとなる昇温速度で、基板温度を約50℃から約550℃まで上昇させた。
[0539]
 sample E1のTDS分析結果を図32(A)に、sample E2を図32(B)に示す。図32(A)及び図32(B)において、横軸は基板温度(Tsub)を示し、縦軸は質量電荷比18(M/z=18)の検出強度(Intensity)を示す。なお、質量電荷比18(M/z=18)であるガスは、主に水(H O)分子である。
[0540]
 図32(A)に示すように、sample E1ではTsub=100℃付近に質量電荷比18(M/z=18)のピークが観察された。Tsub=100℃付近に観察されたピークは、試料表面の吸着水に起因すると考えられる。第2の酸化窒化シリコン膜210Bの表面が露出したことにより、第2の酸化窒化シリコン膜210Bの表面に雰囲気の水が吸着したと考えられる。
[0541]
 一方、図32(B)に示すように、sample E2では質量電荷比18(M/z=18)のピークは非常に小さかった。第3の酸化窒化シリコン膜210Cの表面が露出したものの、第3の酸化窒化シリコン膜210Cに水が吸着しづらい膜を用いたことから、雰囲気の水が吸着することが抑制されたと考えられる。
実施例 7
[0542]
 本実施例では、水素を含む不純物の金属酸化物に対する影響を評価した。
[0543]
 評価には、ガラス基板上に厚さ200nmの金属酸化物膜を形成した試料を用いた。金属酸化物膜として、In−Ga−Zn酸化物を用いた。
[0544]
 本実施例で用いた金属酸化物膜の成膜は、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いたスパッタリング法により、圧力0.4Pa、電源電力0.2kW(直流)の条件で行った。成膜時の基板温度は350℃とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を33%とした。なお、In:Ga:Zn=4:2:4.1[原子数比]の組成のターゲットを用いて形成された試料の膜組成は、概ねIn:Ga:Zn=4:2:3[原子数比]となる。なお、金属酸化物膜の成膜直前にガラス基板の加熱処理を行い、ガラス基板に吸着している水を除去した。ガラス基板の加熱処理は、真空雰囲気で350℃5minとした。
[0545]
 金属酸化物膜の成膜後に、金属酸化物膜表面をクリーンルーム雰囲気に暴露した。暴露時間は約1週間とした。
[0546]
 続いて、試料の加熱処理を行った。加熱処理は、無し、250℃10min、250℃20min、250℃30min、250℃60min、300℃10min、300℃20min、300℃30min、300℃60min、350℃10min、350℃20min、350℃30min、350℃60minの13水準とした。加熱処理は、真空雰囲気で行った。
[0547]
<水素濃度の評価>
 二次イオン質量分析法を用い、前述の試料の金属酸化物膜中の水素濃度を評価した。SIMS測定にはCAMECA社製IMS−6fを用い、一次イオン種をCs 、一次加速電圧を5.0kV、検出領域を直径30μmとした。なお、検出下限(BG)は約5×10 17atoms/cm であった。
[0548]
 加熱処理を行なわない試料(「無し」と表記)、及び250℃でそれぞれ10min、20min、30min、60minで加熱処理した試料の水素濃度のプロファイルを、図33(A)に示す。加熱処理を行なわない試料、及び300℃でそれぞれ10min、20min、30min、60minで加熱処理した試料の水素濃度のプロファイルを、図33(B)に示す。加熱処理を行なわない試料、及び350℃でそれぞれ10min、20min、30min、60minで加熱処理した試料の水素濃度のプロファイルを、図34(A)に示す。
[0549]
 図33(A)、図33(B)及び図34(A)において、横軸に金属酸化物膜表面からの深さ(Depth)を示し、縦軸に水素濃度(H Concentration)を示す。
[0550]
 図33(A)に示すように、加熱処理無し条件と比較して、250℃10min条件では金属酸化物膜表面側の水素濃度が高くなった。金属酸化物膜表面をクリーンルーム雰囲気に暴露したことにより、金属酸化物膜表面に水が吸着し、該吸着水が有する水素が加熱処理によって金属酸化物膜中へ拡散したと考えられる。また、250℃での加熱処理が長くなるほど、金属酸化物膜中の水素濃度が高くなる傾向となった。加熱処理時間が長くなることで、金属酸化物膜中に拡散する水素が増加したと考えられる。
[0551]
 図33(B)に示すように、加熱処理無し条件と比較して、300℃で加熱処理した条件はいずれも金属酸化物膜中の水素濃度が高くなる傾向となった。また、加熱処理時間で特に差は見られなかった。
[0552]
 図34(A)に示すように、加熱処理無し条件と比較して、350℃10min条件では金属酸化物膜中の水素濃度が高くなった。また、ガラス基板側と比較して、金属酸化物膜表面側の水素濃度が低い傾向となった。350℃の加熱処理により、金属酸化物膜中に一旦拡散した水素が、金属酸化物表面側から脱離したと考えられる。また、350℃での加熱時間が長くなるほど、金属酸化物膜中の水素濃度が低くなり、特に金属酸化物膜表面側の水素濃度が低くなった。加熱処理時間が長くなることで金属酸化物表面側から脱離する水素が増加したと考えられる。
[0553]
<キャリア密度の評価>
 前述の250℃10min条件の試料について、キャリア密度の評価を行った。
[0554]
 本実施例では、金属酸化物膜の膜厚方向のキャリア密度を評価した。具体的には、膜厚測定及び抵抗測定を行い、その後、表面側を一部エッチングにより除去して膜厚を薄くし、再び膜厚測定及び抵抗測定を行う、を繰り返した。
[0555]
 抵抗測定により得られた抵抗率から、キャリア密度を算出した。キャリア密度の算出の際、金属酸化物の移動度μを16.50cm /V・s、電子の電荷qを1.602×10 −19Cとした。
[0556]
 金属酸化物膜中のキャリア密度及び水素濃度を、図34(B)に示す。図34(B)において、横軸に金属酸化物膜表面からの深さ(Depth)を示し、縦軸にキャリア密度(Carrier density)及び水素濃度(H Concentration)を示す。なお、図34(B)に示す水素濃度は、図33(A)に示す水素濃度と同じデータである。
[0557]
 図34(B)に示すように、金属酸化物膜中の膜厚方向の水素濃度とキャリア密度がほぼ一致することから、金属酸化物膜中の水素がキャリアを生成したと考えられる。したがって、半導体層として金属酸化物を用いる場合、半導体層の形成後は速やかにゲート絶縁層を形成することが好ましいことが分かった。
実施例 8
[0558]
 本実施例では、第1の金属酸化物膜を成膜した後の、加熱処理条件がそれぞれ異なる試料を作製し、電気特性を評価した。本実施例では、図2に示すトランジスタ100Aに相当するトランジスタ(sample F1乃至sample F4)、及び図1に示すトランジスタ100に相当するトランジスタ(sample G1乃至sample G4)を作製した。
[0559]
<試料の作製>
 まず、ガラス基板上に厚さ約100nmのタングステン膜をスパッタリング法により形成し、これを加工して第1のゲート電極を得た。
[0560]
 続いて、第1のゲート絶縁層として厚さ50nmの第1の窒化シリコン膜と、厚さ200nmの第2の窒化シリコン膜と、厚さ50nmの第3の窒化シリコン膜と、厚さ3nmの第1の酸化窒化シリコン膜をこの順に成膜した。第1のゲート絶縁層はプラズマCVD法により成膜し、成膜時の基板温度は350℃とした。
[0561]
 続いて、第1のゲート絶縁層上に、厚さ30nmの第1の金属酸化物膜を成膜した。第1の金属酸化物膜の成膜は、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いたスパッタリング法により、圧力0.6Pa、電源電力2.5kWの条件で行った。成膜時の基板温度は室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を10%とした。
[0562]
 続いて、オーブン装置を用いて加熱処理を行った。sample F1及びsample G1は、窒素雰囲気下、370℃で1時間の加熱処理を行った後、窒素と酸素との混合ガス(窒素ガス流量:酸素ガス流量=1:1)雰囲気下、370℃で1時間の加熱処理を行った。sample F2及びsample G2は、窒素雰囲気下、370℃で2時間の加熱処理を行った。sample F3及びsample G3は、窒素と酸素との混合ガス(窒素ガス流量:酸素ガス流量=1:1)雰囲気下、370℃で2時間の加熱処理を行った。sample F4及びsample G4は、CDA雰囲気下、370℃で2時間の加熱処理を行った。
[0563]
 続いて、第1の金属酸化物膜を島状に加工し、第1の金属酸化物層を形成した。
[0564]
 続いて、第2のゲート絶縁層として厚さ5nmの第2の酸化窒化シリコン膜と、厚さ125nmの第3の酸化窒化シリコン膜と、厚さ10nmの第4の酸化窒化シリコン膜をこの順に成膜した。第2のゲート絶縁層はプラズマCVD法により成膜し、成膜時の基板温度は350℃とした。
[0565]
 第2の酸化窒化シリコン膜の成膜には実施例2に示した成膜条件1、第3の酸化窒化シリコン膜の成膜には成膜条件2、第4の酸化窒化シリコン膜の成膜には成膜条件3を用いた。
[0566]
 続いて、窒素雰囲気下、370℃で1時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
[0567]
 続いて、第4の酸化窒化シリコン膜上に、厚さ20nmの第2の金属酸化物膜を成膜した。第2の金属酸化物膜の成膜は、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いたスパッタリング法により、圧力0.6Pa、電源電力2.5kWの条件で行った。成膜時の基板温度は200℃とした。成膜ガスとして酸素ガス(酸素流量比100%)を用いた。
[0568]
 続いて、第2の金属酸化物膜上に、厚さ50nmのモリブデン膜と、厚さ200nmのアルミニウム膜と、厚さ50nmのチタン膜をこの順に成膜した。モリブデン膜、アルミニウム膜及びチタン膜は、スパッタリング法により成膜した。
[0569]
 本実施例で用いたアルミニウム膜の成膜は、Alターゲットを用いたスパッタリング法により、圧力0.3Pa、電源電力10kW(直流)の条件で行った。成膜時の基板温度は70℃とした。成膜ガスとしてアルゴンガスを用いた。モリブデン膜及びチタン膜の成膜については、前述の実施例1の記載を参照できるため、詳細な説明は省略する。
[0570]
 続いて、チタン膜上にレジストマスクを形成し、第2の金属酸化物膜、モリブデン膜、アルミニウム膜及びチタン膜を加工し、第2の金属酸化物層、モリブデン層、アルミニウム層及びチタン層を形成した。加工はウェットエッチング法を用いた。エッチャントについては、前述の実施例1の記載を参照できるため、詳細な説明は省略する。
[0571]
 続いて、前述のレジストマスクをマスクとして、第2の酸化窒化シリコン膜をエッチングし、第2のゲート絶縁層を形成した。加工はドライエッチング法を用いた。この後に、レジストマスクを除去した。
[0572]
 続いて、トランジスタを覆う保護層として、厚さ100nmの第4の窒化シリコン膜と、厚さ300nmの第3の酸化窒化シリコン膜をこの順に成膜した。第4の窒化シリコン膜及び第3の酸化窒化シリコン膜はプラズマCVD法により成膜し、成膜時の基板温度は350℃とした。
[0573]
 続いて、トランジスタを覆う保護層の一部を開口し、厚さ100nmのモリブデン膜をスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約1.5μmのアクリル樹脂膜を形成し、窒素雰囲気下、温度250℃、1時間の条件で加熱処理を行った。
[0574]
 以上の工程によりガラス基板上に形成されたトランジスタを得た。
[0575]
<トランジスタのId−Vg特性>
 続いて、上記で作製したトランジスタのId−Vg特性を測定した。
[0576]
 トランジスタのId−Vg特性の測定条件としては、第1のゲート電極に印加する電圧(以下、ゲート電圧(Vg)ともいう)、及び第2のゲート電極に印加する電圧(Vbg)ともいう)を、−15Vから+20Vまで0.25Vのステップで印加した。また、ソース電極に印加する電圧(以下、ソース電圧(Vs)ともいう)を0V(common)とし、ドレイン電極に印加する電圧(以下、ドレイン電圧(Vd)ともいう)を、0.1V及び5.1Vとした。
[0577]
 sample F1乃至sample F4におけるトランジスタのId−Vg特性を図35、sample G1乃至sample G4におけるトランジスタのId−Vg特性を図36に示す。図35及び図36では、横方向に第1の金属酸化物膜成膜後の加熱処理条件について示している。また、縦方向にトランジスタのチャネル長が異なる条件を示しており、チャネル長が2μm、3μm、6μm、チャネル幅が50μmの3種類のトランジスタについて示している。また、図35及び図36において、横軸にゲート電圧(Vg)を示し、左の縦軸にドレイン電流(Id)を示し、右の縦軸にVd=5.1Vでの飽和移動度(μFE)を示す。なお、それぞれの試料で20個のトランジスタのId−Vg特性を測定した。
[0578]
 図35及び図36に示すように、いずれの試料においても良好な電気特性を得ることができた。
[0579]
<トランジスタの信頼性>
 続いて、上記で作製したトランジスタの信頼性を評価した。
[0580]
 信頼性評価として、ゲートバイアスストレス試験(GBT試験)を行った。GBT試験は、トランジスタが形成されている基板を60℃に保持し、トランジスタのドレインに0.1V、ゲートには20Vの電圧を印加し、この状態を1時間保持した。ここで、試験環境は暗状態とした。
[0581]
 ゲートバイアスストレス試験前後での、しきい値電圧の変動値(ΔVth)を評価した。チャネル長を3μm、チャネル幅を50μmとしたトランジスタについて、sample F1乃至sample F4のしきい値電圧の変動値(ΔVth)を図37(A)に、sample G1乃至sample G4のしきい値電圧の変動値(ΔVth)を図37(B)に示す。
[0582]
 図37(A)及び図37(B)に示すように、作製したトランジスタのしきい値電圧の変動は極めて小さいことが確認できた。
[0583]
 以上のことから、本発明の一態様のトランジスタは、良好な電気特性と、高い信頼性を備えることが確認できた。

符号の説明

[0584]
100:トランジスタ、100A:トランジスタ、100B:トランジスタ、100C:トランジスタ、100D:トランジスタ、100E:トランジスタ、102:基板、103:絶縁層、106:導電層、108:半導体層、108L:領域、108N:領域、110:絶縁層、110a:絶縁層、110b:絶縁層、110c:絶縁層、110f:絶縁膜、112:導電層、112f:導電膜、113:機能層、113f:機能膜、114:金属酸化物層、114f:金属酸化物膜、115:レジストマスク、116:絶縁層、118:絶縁層、120a:導電層、120b:導電層、141a:開口部、141b:開口部、142:開口部、200:ガラス基板、210:絶縁膜、210A:酸化窒化シリコン膜、210B:酸化窒化シリコン膜、210C:酸化窒化シリコン膜、212:銅膜、213:ITSO膜、214:金属酸化物膜

請求の範囲

[請求項1]
 トランジスタを有し、
 前記トランジスタは、半導体層と、第1の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、
 前記第1の絶縁層は、前記半導体層上に位置し、
 前記金属酸化物層は、前記第1の絶縁層上に位置し、
 前記機能層は、前記金属酸化物層上に位置し、
 前記導電層は、前記機能層上に位置し、
 前記半導体層、前記第1の絶縁層、前記金属酸化物層、前記機能層及び前記導電層は、互いに重なる領域を有し、
 前記トランジスタのチャネル長方向において、前記第1の絶縁層、前記金属酸化物層、前記機能層及び前記導電層の端部は、前記半導体層の端部よりも内側に位置し、
 前記機能層は、一のエッチャントにおけるエッチング速度が前記導電層のエッチング速度より遅い半導体装置。
[請求項2]
 トランジスタを有し、
 前記トランジスタは、半導体層と、第1の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、
 前記第1の絶縁層は、前記半導体層上に位置し、
 前記金属酸化物層は、前記第1の絶縁層上に位置し、
 前記機能層は、前記金属酸化物層上に位置し、
 前記導電層は、前記機能層上に位置し、
 前記半導体層、前記第1の絶縁層、前記金属酸化物層、前記機能層及び前記導電層は、互いに重なる領域を有し、
 前記トランジスタのチャネル長方向において、前記第1の絶縁層、前記金属酸化物層、前記機能層及び前記導電層の端部は、前記半導体層の端部よりも内側に位置し、
 前記機能層は、過酸化水素を有するエッチャントにおけるエッチング速度が、前記導電層のエッチング速度より遅い半導体装置。
[請求項3]
 トランジスタを有し、
 前記トランジスタは、半導体層と、第1の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、
 前記第1の絶縁層は、前記半導体層上に位置し、
 前記金属酸化物層は、前記第1の絶縁層上に位置し、
 前記機能層は、前記金属酸化物層上に位置し、
 前記導電層は、前記機能層上に位置し、
 前記半導体層、前記第1の絶縁層、前記金属酸化物層、前記機能層及び前記導電層は、互いに重なる領域を有し、
 前記トランジスタのチャネル長方向において、前記第1の絶縁層、前記金属酸化物層、前記機能層及び前記導電層の端部は、前記半導体層の端部よりも内側に位置し、
 前記機能層は、リン酸、酢酸、硝酸、塩酸又は硫酸の一以上を有するエッチャントにおけるエッチング速度が、前記導電層のエッチング速度より遅い半導体装置。
[請求項4]
 請求項1乃至請求項3のいずれか一において、
 前記第1の絶縁層、前記金属酸化物層、前記機能層及び前記導電層は、上面形状が概略一致する半導体装置。
[請求項5]
 請求項1乃至請求項3のいずれか一において、
 前記第1の絶縁層、前記金属酸化物層及び前記機能層は、上面形状が概略一致し、
 前記導電層の端部は、前記第1の絶縁層の端部よりも内側に位置する半導体装置。
[請求項6]
 請求項1乃至請求項3のいずれか一において、
 前記第1の絶縁層及び前記金属酸化物層は、上面形状が概略一致し、
 前記機能層及び前記導電層は、上面形状が概略一致し、
 前記導電層の端部は、前記第1の絶縁層の端部よりも内側に位置する半導体装置。
[請求項7]
 請求項1乃至請求項3のいずれか一において、
 前記金属酸化物層、前記機能層及び前記導電層は、上面形状が概略一致し、
 前記導電層の端部は、前記第1の絶縁層の端部よりも内側に位置する半導体装置。
[請求項8]
 請求項1乃至請求項3のいずれか一において、
 前記金属酸化物層及び前記機能層は、上面形状が概略一致し、
 前記導電層の端部は、前記金属酸化物層の端部よりも内側に位置し、
 前記金属酸化物層の端部は、前記第1の絶縁層の端部よりも内側に位置する半導体装置。
[請求項9]
 請求項1乃至請求項8のいずれか一において、
 さらに、第2の絶縁層を有し、
 前記半導体層は、前記第1の絶縁層と重ならない第1の領域を有し、
 前記第2の絶縁層は、前記第1の領域を接し、
 前記第2の絶縁層は、シリコンと、窒素と、水素と、を含む半導体装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]

[ 図 24]

[ 図 25]

[ 図 26]

[ 図 27]

[ 図 28]

[ 図 29]

[ 図 30]

[ 図 31]

[ 図 32]

[ 図 33]

[ 図 34]

[ 図 35]

[ 図 36]

[ 図 37]