国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。ご意見・お問い合わせ
1. (WO2020008522) バス調停装置、バス調停システム、および撮像装置
国際事務局に記録されている最新の書誌情報第三者情報を提供

国際公開番号: WO/2020/008522 国際出願番号: PCT/JP2018/025196
国際公開日: 09.01.2020 国際出願日: 03.07.2018
IPC:
G06F 13/362 (2006.01) ,G06F 13/368 (2006.01)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
13
メモリ,入力/出力装置または中央処理ユニットの間の情報または他の信号の相互接続または転送
14
相互接続または転送のための接続要求
36
共通バスまたはバスシステムに対するアクセスのためのもの
362
集中型アクセス制御をもつもの
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
13
メモリ,入力/出力装置または中央処理ユニットの間の情報または他の信号の相互接続または転送
14
相互接続または転送のための接続要求
36
共通バスまたはバスシステムに対するアクセスのためのもの
368
分散型アクセス制御をもつもの
出願人:
オリンパス株式会社 OLYMPUS CORPORATION [JP/JP]; 東京都八王子市石川町2951番地 2951, Ishikawa-machi, Hachioji-shi, Tokyo 1928507, JP
発明者:
千田 和江 CHIDA Kazue; JP
本間 伸祐 HOMMA Shinsuke; JP
上野 晃 UENO Akira; JP
代理人:
棚井 澄雄 TANAI Sumio; JP
鈴木 三義 SUZUKI Mitsuyoshi; JP
高柴 忠夫 TAKASHIBA Tadao; JP
鈴木 史朗 SUZUKI Shirou; JP
優先権情報:
発明の名称: (EN) BUS ARBITRATION DEVICE, BUS ARBITRATION SYSTEM, AND IMAGING DEVICE
(FR) DISPOSITIF D'ARBITRAGE DE BUS, SYSTÈME D'ARBITRAGE DE BUS ET DISPOSITIF D'IMAGERIE
(JA) バス調停装置、バス調停システム、および撮像装置
要約:
(EN) Provided is a bus arbitration device for arbitrating, in a plurality of data buses in which at least one memory and a plurality of processing blocks sharing the memory are connected to each other, access by the respective processing blocks to any one of the memory. The bus arbitration device comprises: a first bus arbitration unit that arbitrates an access request to a first memory emitted from the processing block in a first data bus that is a data bus to which the first memory is connected; a second bus arbitration unit that arbitrates an access request to a second memory emitted from the processing block in a second data bus that is a data bus to which the second memory is connected; and a priority control unit that controls priority when each of the first bus arbitration unit and the second bus arbitration unit receives the access requests including the access request to the first memory and the access request to the second memory.
(FR) La présente invention concerne un dispositif d'arbitrage de bus pour arbitrer, dans une pluralité de bus de données dans lesquels au moins une mémoire et une pluralité de blocs de traitement partageant la mémoire sont connectés les uns aux autres, l'accès par les blocs de traitement respectifs une mémoire quelconque. Le dispositif d'arbitrage de bus comprend : une première unité d'arbitrage de bus qui arbitre une demande d'accès à une première mémoire émise par le bloc de traitement dans un premier bus de données qui est un bus de données auquel la première mémoire est connectée ; une seconde unité d'arbitrage de bus qui arbitre une demande d'accès à une seconde mémoire émise par le bloc de traitement dans un second bus de données qui est un bus de données auquel la seconde mémoire est connectée ; et une unité de commande de priorité qui commande la priorité lorsque chaque unité d'arbitrage de la première unité d'arbitrage de bus et de la seconde unité d'arbitrage de bus reçoit les demandes d'accès comprenant la demande d'accès à la première mémoire et la demande d'accès à la seconde mémoire.
(JA) 少なくとも1つのメモリとメモリを共有する複数の処理ブロックとが接続された複数のデータバスにおいて、それぞれの処理ブロックによるいずれかのメモリへのアクセスを調停するバス調停装置であって、第1のメモリが接続されたデータバスである第1のデータバスにおいて、処理ブロックから出力された第1のメモリへのアクセス要求を調停する第1のバス調停部と、第2のメモリが接続されたデータバスである第2のデータバスにおいて、処理ブロックから出力された第2のメモリへのアクセス要求を調停する第2のバス調停部と、第1のメモリへのアクセス要求と、第2のメモリへのアクセス要求とを含めて、第1のバス調停部と第2のバス調停部とのそれぞれがアクセス要求を受け付ける際の優先度を制御する優先制御部と、を備える。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)