国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。ご意見・お問い合わせ
1. (WO2020004065) 半導体装置及び半導体装置の製造方法
国際事務局に記録されている最新の書誌情報第三者情報を提供

国際公開番号: WO/2020/004065 国際出願番号: PCT/JP2019/023520
国際公開日: 02.01.2020 国際出願日: 13.06.2019
IPC:
H01L 21/768 (2006.01) ,H01L 21/8234 (2006.01) ,H01L 23/532 (2006.01) ,H01L 27/00 (2006.01) ,H01L 27/088 (2006.01) ,H01L 27/146 (2006.01) ,H04N 5/369 (2011.01) ,H04N 5/374 (2011.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71
グループ21/70で限定された装置の特定部品の製造
768
装置内の別個の構成部品間に電流を流すため使用する相互接続を適用するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
52
動作中の装置内の1つの構成部品から他の構成部品へ電流を導く装置
522
半導体本体上に分離できないように形成された導電層及び絶縁層の多層構造からなる外部の相互接続を含むもの
532
材料に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
08
1種類の半導体構成部品だけを含むもの
085
電界効果構成部品のみを含むもの
088
構成部品が絶縁ゲートを有する電界効果トランジスタであるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
14
赤外線,可視光,短波長の電磁波または粒子線輻射に感応する半導体構成部品で,これらの輻射線エネルギーを電気的エネルギーに変換するかこれらの輻射線によって電気的エネルギーを制御するかのどちらかに特に適用されるもの
144
輻射線によって制御される装置
146
固体撮像装置構造
H 電気
04
電気通信技術
N
画像通信,例.テレビジョン
5
テレビジョン方式の細部
30
光または類似信号から電気信号への変換
335
固体撮像素子を用いるもの
369
固体撮像素子の構造,固体撮像素子と関連する回路に特徴のあるもの
H 電気
04
電気通信技術
N
画像通信,例.テレビジョン
5
テレビジョン方式の細部
30
光または類似信号から電気信号への変換
335
固体撮像素子を用いるもの
369
固体撮像素子の構造,固体撮像素子と関連する回路に特徴のあるもの
374
アドレス型センサ,例.MOS型ないしはCMOS型センサ
出願人:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
発明者:
羽根田 雅希 HANEDA, Masaki; JP
代理人:
特許業務法人酒井国際特許事務所 SAKAI INTERNATIONAL PATENT OFFICE; 東京都千代田区霞が関3丁目8番1号 虎の門三井ビルディング Toranomon Mitsui Building, 8-1, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1000013, JP
優先権情報:
2018-12152427.06.2018JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及び半導体装置の製造方法
要約:
(EN) Provided is a semiconductor device in which the inter-wire capacity of wires disposed in an arbitrary layout is further reduced. The semiconductor device (1) is provided with: a first inter-wire insulating layer (120) which is disposed on a substrate (100) and includes a recess on the opposite side to the substrate; a first wire layer (130) disposed in the recess of the first inter-wire insulating layer; a sealing film (140) disposed along a recessed/protruding shape of the first wire layer and the first inter-wire insulating layer; a second inter-wire insulating layer (220) which is disposed on the first inter-wire insulating layer so as to cover the recess, and has a flat surface facing the recess; and an air gap (150) disposed between the second inter-wire insulating layer and the first wire layer and first inter-wire insulating layer.
(FR) L'invention concerne un dispositif à semi-conducteur dans lequel la capacité inter-fils de fils disposés dans une disposition arbitraire est en outre réduite. Le dispositif à semi-conducteur comprend : une première couche isolante inter-fils (120) qui est disposée sur un substrat (100) et comprend un évidement sur le côté opposé au substrat ; une première couche de fil (130) disposée dans l'évidement de la première couche isolante inter-fils ; un film d'étanchéité (140) disposé le long d'une forme évidée/saillante de la première couche de fil et de la première couche isolante inter-fils ; une seconde couche isolante inter-fils (220) qui est disposée sur la première couche isolante inter-fils de manière à recouvrir l'évidement, et a une surface plate faisant face à l'évidement ; et un entrefer (150) disposé entre la seconde couche isolante inter-fils et la première couche de fil et la première couche isolante inter-fils.
(JA) 任意のレイアウトで設けられた配線の配線間容量がより低減された半導体装置を提供する。基板(100)上に設けられ、前記基板と反対側に凹部を有する第1配線間絶縁層(120)と、前記第1配線間絶縁層の前記凹部の内部に設けられた第1配線層(130)と、前記第1配線層及び前記第1配線間絶縁層の凹凸形状に沿って設けられた封止膜(140)と、前記第1配線間絶縁層の上に前記凹部を覆うように設けられ、前記凹部に向き合う面が平坦である第2配線間絶縁層(220)と、前記第2配線間絶縁層と、前記第1配線層及び前記第1配線間絶縁層との間に設けられた空隙(150)と、を備える、半導体装置(1)。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)