処理中

しばらくお待ちください...

設定

設定

1. WO2020003634 - 電力変換装置

Document

明 細 書

発明の名称 電力変換装置

技術分野

0001  

背景技術

0002   0003   0004   0005  

先行技術文献

特許文献

0006  

発明の概要

発明が解決しようとする課題

0007   0008  

課題を解決するための手段

0009  

発明の効果

0010  

図面の簡単な説明

0011  

発明を実施するための形態

0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123  

符号の説明

0124  

請求の範囲

1   2   3   4   5   6   7   8   9   10  

図面

1   2   3   4   5   6A   6B   7A   7B   8   9   10   11   12   13   14   15A   15B   15C   15D   16  

明 細 書

発明の名称 : 電力変換装置

技術分野

[0001]
 本発明は、電力変換装置に関する。

背景技術

[0002]
 近年の電力変換装置は、その主要部品であるパワー半導体モジュールの技術革新によって、より高速なスイッチング動作を実現し、このパワー半導体から発する損失を低減させている。これにより、特に冷却器を小型化することができ、その結果、電力変換装置を小型化可能である。また、パワー半導体の損失を低減することにより、電力変換装置の効率を向上することができる。
[0003]
 例えば、SiCやGaN等のワイドバンドギャップデバイスは、電子飽和速度がSiに対し約2倍以上あることから高速SW(Switching)動作によるSW損失低減、さらに高周波インバータSW動作が可能となる。
[0004]
 一方、Si-IGBTに対し、SiC-MOSFETでは、負側ゲート耐圧が低く、閾値電圧も低い。すなわち、SiC-MOSFETでは、誤点弧(ターンオン)や定格超過を回避するゲート電圧の許容振動範囲が狭い。そして、このゲート電圧の跳ね上がり/跳ね下がり電圧は高速SW動作とトレードオフの関係にある。
[0005]
 特許文献1には、共通ソースインダクタンス起因のゲート振動を抑制するため、ゲートソース端子を個別に設けた構造が開示されている。

先行技術文献

特許文献

[0006]
特許文献1 : 特開2015-126342号公報

発明の概要

発明が解決しようとする課題

[0007]
 しかしながら、特許文献1に記載の技術は、ゲート、ソース、ドレイン、ゲートソースの4端子パッケージ品となり、ゲート、ソース、ドレインの汎用3端子デバイスからの置き換えが困難である。
[0008]
 本発明の目的は、パワーデバイスの高速駆動に伴うゲート電圧振動を抑制することができる電力変換装置を提供することにある。

課題を解決するための手段

[0009]
 上記目的を達成するために、本発明の電力変換装置は、第1のパワーデバイスとそれに直列接続された第2のパワーデバイスとを含むブリッジ回路と、前記第2のパワーデバイスのゲートの容量を充放電するゲート駆動回路と、前記第2のパワーデバイスのゲート・ソース間の電圧が所定値より小さい場合、前記第2のパワーデバイスのゲートと前記第2のパワーデバイスのソースとを導通するクランプ回路と、を備え、前記クランプ回路は、スイッチング素子とそれに直列接続された第1の抵抗から構成される。

発明の効果

[0010]
 本発明によれば、パワーデバイスの高速駆動に伴うゲート電圧振動を抑制することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

図面の簡単な説明

[0011]
[図1] 本発明の実施形態が適用される電力変換装置の概略構成図である。
[図2] 図1に示すコンバータ、インバータ及びチョッパの概略内部構成図である。
[図3] コンバータの構成を示す等価回路図である。
[図4] インバータの構成を示す等価回路図である。
[図5] チョッパの構成を示す等価回路図である。
[図6A] パワーデバイスの外観を示す図である。
[図6B] 冷却フィンの外観を示す図である。
[図7A] 本発明の第1の実施形態の単相ブリッジ回路の構成図である。
[図7B] 本発明の第1の実施形態の単相ブリッジ回路において、上アームがターンオンするときの動作を示す図である。
[図8] 本発明の第1の実施形態の単相ブリッジ回路において、上アームがターンオフするときの動作を示す図である。
[図9] 本発明の第2の実施形態の単相ブリッジ回路を示す図である。
[図10] 本発明の第3の実施形態の単相ブリッジ回路を示す図である。
[図11] 本発明の第4の実施形態の単相ブリッジ回路を示す図である。
[図12] 本発明の第5の実施形態の単相ブリッジ回路を示す図である。
[図13] 本発明を適用した電力変換装置の回路構成の一例を示す図である。
[図14] 図13の電力変換装置の回路を基板上に実装したレイアウト(上面図)を示す図である。
[図15A] 図14に示した回路構成における配線レイアウト(L1層)の一例を示す図である。
[図15B] 図14に示した回路構成における配線レイアウト(L2層)の一例を示す図である。
[図15C] 図14に示した回路構成における配線レイアウト(L3層)の一例を示す図である。
[図15D] 図14に示した回路構成における配線レイアウト(L4層)の一例を示す図である。
[図16] 図15AのB-B’線に沿った断面図である。

発明を実施するための形態

[0012]
 以下、添付図面を参照して本発明を実施するための形態について説明する。なお、以下の説明では、複数の運転状態を有する電力変換装置の一例として無停電電力変換装置について説明する。本実施形態の目的は、前述した目的と一部重複するが、例えば、パワー半導体デバイスの高速駆動に伴うゲート振動を抑制し、パワー半導体デバイス損失を低減した高効率・小型な電力変換装置を実現することである。
[0013]
 (概略構成)
 図1は、本発明の実施形態が適用される電力変換装置100の概略構成図である。
[0014]
 図1において、電力変換装置100は、コンバータ102と、インバータ103と、チョッパ104と、これらを制御する上位制御回路105とを備える。
[0015]
 コンバータ102は、商用電源(交流電源)106から供給される三相交流電力を直流電力に変換して、インバータ103に供給する三相のコンバータである。
[0016]
 インバータ103は、コンバータ102から供給された直流電力を再び三相交流電力に変換して負荷108に供給する三相のインバータである。
[0017]
 チョッパ104は、蓄電池(直流電源)107からの供給される直流電力を、所定電圧に昇圧または降圧し、所定の直流電力に変換して、インバータ103に供給する。
[0018]
 上位制御回路105は、コンバータ102と、インバータ103と、チョッパ104とを制御する。なお、上位制御回路105は、例えば、マイコンであり、プロセッサ、メモリ、入出力回路等から構成される。
[0019]
 商用電源106が何らかの理由で停電した場合、チョッパ104は、蓄電池107に蓄えた電力をインバータ103に直流電力として供給する。インバータ103は、チョッパ104から供給された直流電力を交流電力に変換して負荷108に供給する。これにより、電力変換装置100は、負荷108へ途切れることなく給電することができる。
[0020]
 図2は、コンバータ102、インバータ103及びチョッパ104の概略内部構成図である。図2に示すように、コンバータ102、インバータ103及びチョッパ104は、複数の整流素子及びスイッチング素子を備えている。
[0021]
 図3は、コンバータ102の内部構成における等価回路図である。
[0022]
 図3において、コンバータ102は、3つのハーフブリッジ回路201、202、203(電力変換ユニット)を備えており、これらハーフブリッジ回路201、202、203は、コンバータ制御部(電力変換ユニットの駆動部)204によって制御される。コンバータ102は、R、S、T端子から供給される三相交流の商用電源106からの三相交流電力を、正側端子Pと負側端子Nとの間の直流電力に変換する。
[0023]
 ハーフブリッジ回路201は、上アームのスイッチング素子21および整流素子23と、下アームのスイッチング素子22および整流素子24とを備えている。図3の例では、スイッチング素子21、22は、IGBT(Insulated Gate Bipolar Transistor)が用いられ、整流素子23、24は、ダイオードが用いられているが、これらに限定されるものではない。
[0024]
 整流素子23は、スイッチング素子21のエミッタからコレクタへの方向に接続される。スイッチング素子21のエミッタは、スイッチング素子22のコレクタと、交流端子Rとに接続される。コンデンサ25と26とは、スイッチング素子21のコレクタとスイッチング素子22のエミッタとの間に並列接続される。なお、図3の回路図では、図面を見やすくするため、コンデンサ25とコンデンサ26の並列接続を省略して、単一のコンデンサの記号で示している。スイッチング素子21のゲートは、コンバータ制御部204に接続される。
[0025]
 整流素子24は、スイッチング素子22のエミッタからコレクタへの方向に接続される。スイッチング素子22のゲートは、コンバータ制御部204に接続される。
[0026]
 ハーフブリッジ回路202は、スイッチング素子21のエミッタとスイッチング素子22のコレクタとの接続ノードが、交流端子Sに接続されることを除き、ハーフブリッジ回路201(電力変換ユニット)と同様に構成されている。
[0027]
 ハーフブリッジ回路203は、スイッチング素子21のエミッタとスイッチング素子22のコレクタとの接続ノードが、交流端子Tに接続されることを除き、ハーフブリッジ回路201(電力変換ユニット)と同様に構成されている。
[0028]
 以下、図3を適宜参照して、コンバータ102の動作を説明する。
[0029]
 商用電源106から供給された三相の交流電力は、交流端子R、S、Tを介して、コンバータ102の各相のハーフブリッジ回路201、202、203に供給される。ハーフブリッジ回路201、202、203の上アームのスイッチング素子21および整流素子23と、下アームのスイッチング素子22および整流素子24は、コンバータ制御部204でスイッチングタイミングを制御されて、この交流電力を整流する。
[0030]
 図4は、インバータ103の構成を示す等価回路図である。
[0031]
 図4において、インバータ103は、3つのハーフブリッジ回路301、302、303(電力変換ユニット)を備えており、更にインバータ制御部(電力変換ユニットの駆動部)304によって制御される。インバータ103は、P端子及びN端子間の直流電力を三相交流電力に変換する。
[0032]
 ハーフブリッジ回路301は、スイッチング素子21のエミッタとスイッチング素子22のコレクタとの接続ノードが、交流端子Uに接続されることを除き、ハーフブリッジ回路201(図3参照)と同様に構成されている。
[0033]
 ハーフブリッジ回路302は、スイッチング素子21のエミッタとスイッチング素子22のコレクタとの接続ノードが、交流端子Vに接続されることを除き、ハーフブリッジ回路201(図3参照)と同様に構成されている。
[0034]
 ハーフブリッジ回路303は、スイッチング素子21のエミッタとスイッチング素子22のコレクタとの接続ノードが、交流端子Wに接続されることを除き、ハーフブリッジ回路201(図3参照)と同様に構成されている。
[0035]
 以下、図4を適宜参照して、インバータ103の動作を説明する。
[0036]
 コンバータ102により変換された直流電力は、端子Pと端子Nとの間に供給される。ハーフブリッジ回路301、302、303の上アームのスイッチング素子21および整流素子23と、下アームのスイッチング素子22および整流素子24とは、インバータ制御部304でスイッチングタイミングを制御されて、この直流電力を交流電力に変換し、交流端子U、V、Wに出力する。
[0037]
 図5は、チョッパ104の構成を示す等価回路図である。
[0038]
 図5において、チョッパ104は、ハーフブリッジ回路401(電力変換ユニット)とリアクトル406とを備えており、チョッパ制御部(電力変換ユニットの駆動部)405によって制御される。チョッパ104は、蓄電池107による低圧の直流電圧と、端子Pと端子Nとの間の高圧の直流電圧とを相互に変換するものである。
[0039]
 ハーフブリッジ回路401は、スイッチング素子21のエミッタとスイッチング素子22のコレクタとの接続ノードが端子Cに接続されることを除き、ハーフブリッジ回路201(図3参照)と同様に構成されている。
[0040]
 リアクトル406は、蓄電池107の正極と端子Cとを接続する。
[0041]
 以下、図5を参照して、チョッパ104の動作を説明する。
[0042]
 ハーフブリッジ回路401の下アームのスイッチング素子22がオンしている間に、蓄電池107と端子Cとの間に接続されたリアクトル406にエネルギーが蓄積される。次に、スイッチング素子22がオフした際に、リアクトル406が発する逆起電圧により上アームの整流素子23がオンする。これより、チョッパ104の出力端には、蓄電池107の直流電圧とリアクトル406の逆起電圧とを加算した電圧が生じる。これにより、チョッパ104は、蓄電池107の直流電圧を昇圧する。チョッパ制御部405は、ハーフブリッジ回路401のスイッチングタイミングを制御することにより、昇圧比を任意に設定可能である。
[0043]
 以上より、本発明の実施形態が適用される電力変換装置100に搭載されるコンバータ102、インバータ103、チョッパ104は、いずれも、上アームのスイッチング素子21および整流素子23と、下アームのスイッチング素子22および整流素子24とが直列に接続された2レベルのハーフブリッジ回路20を基本構成としている。
[0044]
 なお、上記の例では、パワーデバイス30は、IGBT(スイッチング素子21、22)とダイオード(整流素子23、24)から構成されるが、それに限らず、SiC-MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等他のパワーデバイスでもよい。
[0045]
 図6(6A、6B)は、本発明の実施形態におけるパワーデバイス30(ハーフブリッジ回路201~203、301~303、401におけるスイッチング素子と整流素子(21と23、22と24))と、このパワーデバイス30に接続される冷却フィン40との外観を示す図である。
[0046]
 図6Aのパワーデバイス30は、例えばSiC-MOSFETであり、スイッチング素子とダイオードがひとつのパッケージに含まれた形態を有している。
[0047]
 図6Aはパワーデバイス30の外観を示し、図6Bは、パワーデバイス30に冷却フィン40が接続された状態の外観を示している。
[0048]
 図6Aに示すようなドレイン、ソース、ゲートの電極端子が3つで構成された標準パッケージ(例えばTO-247)では、ソース端子が1つで構成されているため、共通ソースインダクタンスの増大が課題となる。
[0049]
 (第1の実施形態)
 次に、単相ブリッジ回路におけるパワーデバイスのSW動作について示す。
[0050]
 図7Aは本発明の第1の実施形態の単相ブリッジ回路を示している。
[0051]
 図7Aの単相ブリッジ回路は2つのパワー半導体素子と、個別のゲート駆動回路を含む。換言すれば、単相ブリッジ回路(ブリッジ回路)は、上ア-ムデバイス30H(第1のパワーデバイス)とそれに直列接続された下アームデバイス30L(第2のパワーデバイス)とを含む。
[0052]
 前記個別のゲート駆動回路50H、50Lは、オフ時にゲートとソース間を接続するクランプSW(SWc)と、クランプSW制御回路と、クランプSWと直列のクランプ抵抗回路(Rc)を含む。なお、クランプSWは、クランプ用のスイッチ(スイッチング素子)を意味する。また、図7AのGDSは、ゲート駆動信号(ゲート信号)を示す。
[0053]
 ゲート駆動回路50Lは、下アームデバイス30L(第2のパワーデバイス)のゲートの容量を充放電する。クランプスイッチSWc(スイッチング素子)とクランプ抵抗回路Rc(第1の抵抗)はクランプ回路を構成する。クランプ回路は、下アームデバイス30L(第2のパワーデバイス)のゲート・ソース間の電圧VgsLが所定値Vthcより小さい場合、下アームデバイス30Lのゲートと下アームデバイス30Lのソースとを導通する。クランプスイッチSWc(スイッチング素子)は、オン状態で双方向に電流を流すことができる双方向スイッチング素子である。これにより、双方向にゲート電圧振動を抑制することができる。
[0054]
 次に図7Aの単相ブリッジ回路において、上アームがターンオンするときの動作を図7Bに示す。
[0055]
 上アームがターンオンするPh.1の期間において、上アームのゲート信号VgsHはHi状態となり、一方、下アームのゲート信号VgsLはLow状態となる。また、下アームのクランプSW制御信号SWcはHi状態となり、下アームのゲート-ソース間はクランプSWとクランプ抵抗回路を介して導通状態となっている。
[0056]
 上アームのターンオン動作に伴い、上アームのドレイン-ソース電流IsHは増加し、下アームのドレイン-ソース電流IsL(ダイオード電流)は減少方向に電流変化する。このとき、ダイオード電流の変化に応じて、下アームのコモンソースインダクタンスLCMの両端電圧(VssL = LCM×dIsL/dt)が跳ね上がる。
[0057]
 コモンソースインダクタンスの両端電圧VssLの上昇に伴い、下アームのゲート電流IgLは、Cgsを放電する方向に流れる。このゲート電流を、クランプ抵抗回路が接続されていないクランプSWの低インピーダンスラインでバイパスすると、クランプライン電圧VcLは変動せず、その結果、下アームのゲートソース間電圧VgsL(VcL - VssL)が、コモンソースインダクタンスの両端電圧VssL起因で負側に振動する。このゲートソース間電圧の負側ピーク電圧が、ゲート負側定格を超過すると、ゲート酸化膜が劣化し寿命が短くなる。
[0058]
 一方、クランプラインに直列抵抗Rc(クランプ抵抗回路)があるとき、クランプライン電圧VcLは直列抵抗Rcの影響で、VssLに対し同位相で正側に跳ね上がる。対アームのゲート振動VgsLは、VcL - VssLで定義されるため、クランプライン直列抵抗Rc起因の跳ね上がり電圧VcLを増大することで、コモンソース起因の負側ピークを低減(キャンセル)でき、ゲートソース間電圧の負側振動を抑制することで、ゲート酸化膜にかかる負担を軽減でき、長寿命化の効果がある。
[0059]
 次に図7Aの単相ブリッジ回路において、Ph.2期間の動作を図7Bに示す。
[0060]
 上アームのSWオン動作に伴い、下アームのドレイン-ソース間電圧VdsLが上昇する。このとき、VdsL上昇速度をdV/dtとすると、下アームのゲートにはミラー容量Cdgを介して、ミラー電流(IgL = Cdg × dV/dt)が流れ込む。このミラー電流がクランプSWを介してソースに流れるとき、デバイス直近のゲート-ソース間電圧に跳ね上がり電圧ΔVgsL(IgL × Rc)が発生する。この跳ね上がり電圧ΔVgsLがゲート閾値電圧以上になると、上下アームが同時オンとなり、短絡電流による素子破壊が起こる。
[0061]
 クランプSWにクランプライン直列抵抗を接続する本実施の形態では、ミラー電流起因のゲート振動が増大する一方、コモンソースインダクタンス起因のゲート振動を低減することが可能となる。
[0062]
 次に図8の単相ブリッジ回路において、上アームがターンオフするときの動作を示す。図8は図7(7A、7B)と同様に本発明の第1の実施形態であり、前記各個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプSW(SWc)と、クランプSW制御回路と、クランプSWと直列のクランプ抵抗回路(Rc)を含む。
[0063]
 上アームがターンオフするPh.1の期間において、上アームのゲート信号VgsHはLow状態となり、また、下アームのゲート信号VgsLはLow状態となる。また、下アームのクランプSW制御信号SWcはHi状態となり、下アームのゲート-ソース間はクランプSWとクランプ抵抗回路を介して導通状態となっている。
[0064]
 上アームのターンオフ動作に伴い、上アームのドレイン-ソース間電圧VdsHは増加し、下アームのドレイン-ソース間電圧VdsLは減少方向に電流変化する。このとき、VdsL上昇速度をdV/dtとすると、下アームのゲートにはミラー容量Cdgを介して、ミラー電流(IgL = Cdg × dV/dt)が流れ込む。このミラー電流がクランプSWを介してソースに流れるとき、デバイス直近のゲート-ソース間電圧に跳ね下がり電圧ΔVgsL(IgL × Rc)が発生する。この跳ね下がり電圧ΔVgsLがゲート負側定格を超過すると、ゲート酸化膜が劣化し寿命が短くなる。
[0065]
 次に図8の単相ブリッジ回路において、Ph.2期間の動作について示す。
[0066]
 上アームのターンオフ動作に伴い、上アームのドレイン-ソース電流IdsHは減少し、下アームのドレイン-ソース電流IsL(ダイオード電流)は増加方向に電流変化する。このとき、ダイオード電流の変化に応じて、下アームのコモンソースインダクタンスの両端電圧(VssL = LCM×dIsL/dt)が跳ね下がる。
[0067]
 コモンソースインダクタンスの両端電圧VssLの減少に伴い、下アームのゲート電流IgLは、Cgsを充電する方向に流れる。このゲート電流を、クランプ抵抗回路が接続されていないクランプSWの低インピーダンスラインでバイパスすると、クランプライン電圧Vcは変動せず、その結果、下アームのゲートソース間電圧VgsL(VcL - VssL)が、コモンソースインダクタンスの両端電圧VssL起因で正側に振動する。この跳ね上がり電圧VgsLがゲート閾値電圧以上になると、上下アームが同時オンとなり、短絡電流による素子破壊が起こる。
[0068]
 一方、クランプラインに直列抵抗Rc(クランプ抵抗回路)があるとき、クランプライン電圧VcLは直列抵抗Rcの影響で、VssLに対し同位相で負側に跳ね下がる。対アームのゲート振動VgsLは、VcL - VssLで定義されるため、クランプライン直列抵抗Rc起因の跳ね下がり電圧VcLを増大することで、コモンソース起因の正側ピークを低減(キャンセル)でき、誤オン防止の効果がある。
[0069]
 ターンオフ動作においても、クランプSWにクランプライン直列抵抗を接続する本実施の形態では、ミラー電流起因のゲート振動が増大する一方、コモンソースインダクタンス起因のゲート振動を低減することが可能となる。
[0070]
 以上のように本発明の第1の実施形態によれば、ターンオン、およびターンオフ動作における、コモンソースインダクタンス起因の非駆動アームのゲート電圧振動を低減可能となる。すなわち、本実施形態によれば、パワーデバイスの高速駆動に伴うゲート電圧振動を抑制することができる。
[0071]
 (第2の実施形態)
 図9は本発明の第2の実施形態の単相ブリッジ回路を示している。
[0072]
 図9の単相ブリッジ回路は2つのパワー半導体素子と、個別のゲート駆動回路を含む。
[0073]
 前記個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプSW(SWc)と、クランプSW制御回路と、クランプSWと直列のクランプ抵抗回路(Rc)と、前記クランプ抵抗回路と並列のダイオードDcを含む。換言すれば、クランプ回路は、クランプ抵抗回路Rc(第1の抵抗)に並列接続されるダイオードDc(第1のダイオード)をさらに備える。図9の例では、ダイオードDc(第1のダイオード)のカソードは、下アームデバイス30L(第2のパワーデバイス)のゲートに接続される。
[0074]
 図9の構成では、上アームがターンオン時、クランプスイッチSWcは導通状態となる。このとき、ターンオン期間において、VdsL変動に伴うミラー電流(図7BのPh2期間)、及びIsL変動に伴うコモンソースインダクタンス両端電圧変動VssLに起因するゲート電流(図7BのPh1期間)はクランプ抵抗Rcを介して、クランプスイッチSWcでソースにバイパスされる。よって、ターンオン時の負側のゲート振動が低減される。
[0075]
 一方、上アームがターンオフ時、クランプスイッチSWcは導通状態となる。このとき、ターンオフ期間において、VdsL変動に伴うミラー電流(図8のPh1期間)、及びIsL変動に伴うコモンソースインダクタンス両端電圧変動VssLに起因するゲート電流(図8のPh2期間)はクランプダイオードDcを介して、クランプスイッチSWcでソースにバイパスされる。よって、ターンオフ時においても負側のゲート振動が低減される。
[0076]
 以上の構成では、ターンオン、及びターンオフともに負側のゲート振動が低減できる。よって、特にパワー半導体デバイスのゲート負側耐圧が小さい場合に効果的であり、非駆動アームにおける負側のゲート振動を抑制することで、ゲート酸化膜にかかる負担を軽減でき、パワー半導体デバイスの長寿命化の効果がある。
[0077]
 (第3の実施形態)
 図10は本発明の第3の実施形態の単相ブリッジ回路を示している。
[0078]
 図10の単相ブリッジ回路は2つのパワー半導体素子と、個別のゲート駆動回路を含む。
[0079]
 前記個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプSW(SWc)と、クランプSW制御回路と、クランプSWと直列のクランプ抵抗回路(Rc)と、前記クランプ抵抗回路と並列のダイオードDcを含む。
[0080]
 図10の例では、ダイオードDc(第1のダイオード)のアノードは、下アームデバイス30L(第2のパワーデバイス)のゲートに接続される。
[0081]
 図10の構成では、上アームがターンオン時、クランプスイッチSWcは導通状態となる。このとき、ターンオン期間において、VdsL変動に伴うミラー電流(図7BのPh2期間)、及びIsL変動に伴うコモンソースインダクタンス両端電圧変動VssLに起因するゲート電流(図7BのPh1期間)はクランプダイオードDcを介して、クランプスイッチSWcでソースにバイパスされる。よって、ターンオン時の正側のゲート振動が低減される。
[0082]
 一方、上アームがターンオフ時、クランプスイッチSWcは導通状態となる。このとき、ターンオフ期間において、VdsL変動に伴うミラー電流(図8のPh1期間)、及びIsL変動に伴うコモンソースインダクタンス両端電圧変動VssLに起因するゲート電流(図8のPh2期間)はクランプ抵抗Rcを介して、クランプスイッチSWcでソースにバイパスされる。よって、ターンオフ時においても正側のゲート振動が低減される。
[0083]
 以上の構成では、ターンオン、及びターンオフともに正側のゲート振動が低減できる。よって、特にパワー半導体デバイスのしきい値電圧が低い場合に効果的であり、非駆動アームにおける正側のゲート振動を抑制することで、上下アームが同時オンとなることに起因する、短絡電流による素子破壊を防ぐことが可能となる。
[0084]
 (第4の実施形態)
 図11は本発明の第4の実施形態の単相ブリッジ回路を示している。
[0085]
 図11の単相ブリッジ回路は2つのパワー半導体素子と、個別のゲート駆動回路を含む。前記個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプSW(SWc)と、クランプSW制御回路と、クランプSWと直列のクランプ抵抗回路(Rc1、Rc2)と、前記クランプ抵抗回路と直列のクランプダイオード(Dc1、Dc2)を含む。
[0086]
 クランプ回路は、クランプ抵抗回路Rc1(第1の抵抗)に直列接続されるクランプダイオードDc1(第1のダイオード)と、クランプスイッチSWc(スイッチング素子)に直列接続されるクランプ抵抗回路Rc2(第2の抵抗)と、クランプ抵抗回路Rc2に直列接続されるクランプダイオードDc2(第2のダイオード)と、をさらに備える。図11の例では、クランプダイオードDc1のアノードは、下アームデバイス30Lのゲートに接続され、クランプダイオードDc2のカソードは、下アームデバイス30Lのゲートに接続される。
[0087]
 図11の構成では、上アームがターンオン時、VdsL変動に伴うミラー電流(図7BのPh2期間)、及びIsL変動に伴うコモンソースインダクタンス両端電圧変動VssLに起因するゲート電流(図7BのPh1期間)はクランプダイオードDc1とクランプ抵抗Rc1を介して、クランプスイッチSWcでソースにバイパスされる。
[0088]
 一方、上アームがターンオフ時、VdsL変動に伴うミラー電流(図8のPh1期間)、及びIsL変動に伴うコモンソースインダクタンス両端電圧変動VssLに起因するゲート電流(図8のPh2期間)はクランプ抵抗Rc2と、クランプダイオードDc2を介して、クランプスイッチSWcでソースにバイパスされる。
[0089]
 以上の構成では、ターンオン、及びターンオフで個別にクランプライン電圧VcLを調整可能となる。ターンオフ時、およびターンオン時のスイッチング速度にあわせて、コモンソースインダクタンス起因のゲート振動を個別に低減可能となる。
[0090]
 (第5の実施形態)
 図12は本発明の第5の実施形態の単相ブリッジ回路を示している。
[0091]
 図12の単相ブリッジ回路は2つのパワー半導体素子と、個別のゲート駆動回路を含む。前記個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプSW(SWc)と、ターンオン時のゲート容量チャージ電流調整抵抗Rgonと、ターンオフ時のゲート容量ディスチャージ電流調整抵抗Rgoffと、ゲートドライブ回路BUFとを含む。
[0092]
 本実施の形態によれば、パワー半導体デバイスからクランプ回路までの配線インダクタンスLp2は、パワー半導体デバイスからゲートドライブ回路までの配線インダクタンスLp1よりも小さくなるように実装される。
[0093]
 図12に示すように、下アームデバイス30L(第2のパワーデバイス)のゲートとクランプ回路とを接続する配線を示すクランプ回路配線のインダクタンスLp2は、下アームデバイス30L(第2のパワーデバイス)のゲートとゲート駆動回路とを接続する配線を示すドライブ回路配線のインダクタンスLp1よりも小さい。
[0094]
 クランプ回路配線インダクタンスLp2を、ドライブ回路配線インダクタンスLp1より小さくすることで、非駆動アームにおいて、ドライブ回路抵抗Rgon/Rgoffに流れるゲート電流を低減でき、非駆動アームのゲート振動を低減できる。
[0095]
 (第6の実施形態)
 図13は、本発明を適用した電力変換装置(電力変換器)の回路構成の一例を示す図である。
[0096]
 図13を図2に示した第1の実施形態の回路構成と比較すると、図13の例では、図2のDCリンクコンデンサが互いに直列接続された2つのコンデンサ601とコンデンサ602から構成され、コンデンサ601と602との接続点が、交流電源側に接続されるコンデンサ2100(第1のACフィルタコンデンサ)を介して、R、S、T端子に接続されるとともに、インバータ103の出力側(負荷108側)に接続されるコンデンサ2000(第2のACフィルタコンデンサ)を介して、U、V、W端子に接続される。
[0097]
 コンデンサ601と602との接続点は、コンデンサ2000及びコンデンサ2100に接続され、中間電位4000となっている。また、チョッパ104の上アームスイッチング素子104-1Bと下アームスイッチング素子104-2Bとの接続中点(接続点)にリアクトル406Aが接続され、上アームスイッチング素子104-1Aと下アームスイッチング素子104-2Aとの接続中点にリアクトル406Bが接続されている。
[0098]
 図14は図13の電力変換装置の回路を基板上に実装したレイアウト(上面図)を示す図である。
[0099]
 コンバータ102及びインバータ103の冷却風の上流側(風上側)にDCリンクコンデンサ600が配置され、チョッパ104の下流側(風下側)にDCACリアクトル800が配置されている。
[0100]
 この構成により、コンバータ102及びインバータ103の冷却風の上流側にDCリンクコンデンサ600が配置されているので、DCリンクコンデンサ600に対するコンバータ102及びインバータ103の動作による発熱の影響(あおり熱の影響)を除去することができる。さらにコンバータとチョッパは同時に最大発熱とならないため、双方間のあおり熱を低減することができる。
[0101]
 さらに、DCACリアクトル800をコンバータ102、インバータ103及びチョッパ104の冷却風の下流側に配置したので、コンバータ102、インバータ103及びチョッパ104対するDCACリアクトル800による発熱の影響(あおり熱の影響)を除去することができる。
[0102]
 コンバータ102U、102V、102Wの各パワーデバイス30を駆動するゲートドライブ回路102U1D、102U2D、102V1D、102V2D、102W1D及び102W2D(コンバータ制御部(電力変換ユニット駆動部)204)をそれぞれのパワーデバイス30の近傍に配置する。
[0103]
 そして、コンバータ102は、U相、V相、W相毎に、パワーデバイス30及び冷却フィン40との組を2組有しているが、U相とV相とが互いに隣接する位置に配置されたパワーデバイス30及び冷却フィン40との組は、それぞれのパワーデバイス30が互いに対向して配置され、かつ、ゲートドライブ回路102U2Dと102V1Dとが互いに対向して配置される。さらに、V相とW相とが互いに隣接する位置に配置されたパワーデバイス30及び冷却フィン40との組は、それぞれのパワーデバイス30が互いに対向して配置され、かつ、ゲートドライブ回路102V2Dと102W1Dとが互いに対向して配置されている。
[0104]
 また、インバータ103U、103V、103Wの各パワーデバイス30を駆動するゲートドライブ回路103U1D、103U2D、103V1D、103V2D、103W1D及び103W2D(インバータ制御部(電力変換ユニット駆動部)304)をそれぞれのパワーデバイス30の近傍に配置する。そして、インバータ103は、U相、V相、W相毎に、パワーデバイス30及び冷却フィン40との組を2組有しているが、U相とV相とが互いに隣接する位置に配置されたパワーデバイス30及び冷却フィン40との組は、それぞれのパワーデバイス30が互いに対向して配置され、かつ、ゲートドライブ回路103U2Dと103V1Dとが互いに対向して配置される。さらに、V相とW相とが互いに隣接する位置に配置されたパワーデバイス30及び冷却フィン40との組は、それぞれのパワーデバイス30が互いに対向して配置され、かつ、ゲートドライブ回路103V2Dと103W1Dとが互いに対向して配置されている。
[0105]
 コンバータ102のW相とインバータ103のU相とは、互いに隣接して配置されており、互いに隣接する位置に配置されたパワーデバイス30及び冷却フィン40との組は、それぞれのパワーデバイス30が互いに対向して配置され、かつ、ゲートドライブ回路102W2Dと103U1Dとが互いに対向して配置される。
[0106]
 また、チョッパ104-1、104-2の各パワーデバイス30を駆動するゲートドライブ回路104-1D1、104-1D2、104-2D1、104-2D2(チョッパ制御部(電力変換ユニット駆動部)405)をそれぞれのパワーデバイス30の近傍に配置する。
[0107]
 チョッパ104は、パワーデバイス30及び冷却フィン40との組を有し、チョッパ104-1と104-2のそれぞれが2組有している。チョッパ104-1と104-2とが互いに隣接する位置に配置されたパワーデバイス30及び冷却フィン40との組は、それぞれのパワーデバイス30が互いに対向して配置され、かつ、ゲートドライブ回路104-1D2と104-2D1とが互いに対向して配置される。
[0108]
 本構成によれば、パワーデバイス30とそのゲートドライブ回路(102U1D~102W1D、103U1D~103W2D、104-1D1~104-2D2)とを互いに近傍に配置したので、ゲートドライブ回路の配線インダクタンスを低減し不要共振を抑制でき、かつ、パワーデバイス30を高速に駆動することができる。
[0109]
 (第7の実施形態)
 図15は、図14に示した回路構成における配線レイアウトの一例を示す図である。
[0110]
 図15に示した配線例は、L1層(コンバータ102とインバ-タ103のAC配線)、L2層(P極配線)、L3層(N極配線)、L4層(チョッパ104のAC配線、中間電位4000の中間電極配線)の多層構造となっている。換言すれば、電力変換装置100は、表面から順に第1層、第2層、及び第3層を少なくとも含む多層基板を備える。
[0111]
 図15Aに示すように、L1層は、コンバータ102の配線1021、1022、1023が形成されている。さらに、インバータ103のAC配線1031、1032、1033が形成されている。
[0112]
 すなわち、電力変換装置100の交流側端子(U、V、W)にそれぞれ接続される配線を示すAC配線(1031、1032、1033)は、L1層(第1層)に配置される。これにより、AC配線の冷却効率を向上することができる。
[0113]
 また、図15Bに示すように、L2層は、P極配線3000Pが形成されている。すなわち、電力変換装置100の直流正側端子(P)に接続される配線を示すP極配線3000Pは、L2層(第2層)とL3層(第3層)の一方に配置される。
[0114]
 また、図15Cに示すように、L3層は、N極配線2000Nが形成されている。すなわち、電力変換装置100の直流負側端子(N)に接続される配線を示すN極配線2000Nは、L2層(第2層)とL3層(第3層)の他方に配置される。
[0115]
 さらに、図15Dに示すように、L4層は、チョッパAC配線1041、1042が形成されるとともに、中間電位配線4000Lが形成されている。
[0116]
 図16は、図15AのB-B’線に沿った断面図(模式図)である。
[0117]
 図16において、L4層は、ゲートドライブ配線5000GL4、及びAC中間電位配線5000ML4が形成され、L3層は、ゲートドライブ配線5000GL3、及びN極配線5000ML3が形成されている。
[0118]
 また、L2層は、ゲートドライブ配線5000GL2、及びP極配線5000ML2が形成され、L1層は、ゲートドライブ配線5000GL1、AC配線5000ML1が形成されている。
[0119]
 各層の間には、絶縁層5000Iが配置され、互いに絶縁が図られている。また、L1層~L4層を通じてビア6200が形成され、ビア6200内にリード6100が配置されている。L1層の上方には、リード6100に接続された下アームデバイス30L、上ア-ムデバイス30Hが接続されている。また、L1層のゲートドライブ配線5000GL1の上部には、ゲートドライブ回路とゲートクランプ回路(クランプ回路)が配置されている。
[0120]
 上記構成とすることにより、ゲートドライブ配線5000Gと、主回路配線5000Mとを層方向に分離し、低ノイズ化を図ることができる。また、主回路配線5000Mを多層配線構造(ラミネート配線構造)とすることで、低インダクタンス化して、スイッチング動作に伴う主回路電圧の跳ね上がりを抑制することができる。
[0121]
 また図16の配線構成では、パワーデバイスのソースリードと、ゲート駆動回路のソース配線はL1層で接続される。換言すれば、ゲート駆動回路50Lと下アームデバイス30L(第2のパワーデバイス)のソースとを接続する配線を示すゲートソース配線は、L1層(第1層)に配置される。この構成により、共通ソースインダクタンスLCMを低減でき、非駆動アームにおいて、共通ソースインダクタンス起因のゲート振動を低減できる。
[0122]
 更に図16の配線構成のように、ゲート駆動回路のソース配線をLp1で配線し、ゲート駆動回路のゲート配線をLp2で配線し、双方をラミネート構造とすることで、ゲート駆動回路の配線インダクタンスを低減し、非駆動アームにおけるゲート振動を低減できる。
[0123]
 なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

符号の説明

[0124]
20…ハーフブリッジ回路
21、22…スイッチング素子
23、24…整流素子
25、26…コンデンサ
30…パワーデバイス
30H…上ア-ムデバイス
30L…下アームデバイス
40…冷却フィン
50H、50L…ゲート駆動回路
100…電力変換装置
102…コンバータ
102U…コンバータ
102U1D…ゲートドライブ回路
102U2D…ゲートドライブ回路
102V…コンバータ
102V1D…ゲートドライブ回路
102V2D…ゲートドライブ回路
102W…コンバータ
102W1D…~
102W1D…ゲートドライブ回路
102W2D…ゲートドライブ回路
103…インバ-タ
103U…インバータ
103U1D…ゲートドライブ回路
103U2D…ゲートドライブ回路
103V…インバータ
103V1D…ゲートドライブ回路
103V2D…ゲートドライブ回路
103W…インバータ
103W1D…ゲートドライブ回路
104…チョッパ
104-1…チョッパ
104-1A…上アームスイッチング素子
104-1B…上アームスイッチング素子
104-1D1…ゲートドライブ回路
104-1D2…ゲートドライブ回路
104-2…チョッパ
104-2A…下アームスイッチング素子
104-2B…下アームスイッチング素子
104-2D1…ゲートドライブ回路
104-2D2…ゲートドライブ回路
105…上位制御回路
106…商用電源(交流電源)
107…蓄電池(直流電源)
108…負荷
201…ハーフブリッジ回路
202…ハーフブリッジ回路
203…ハーフブリッジ回路
204…コンバータ制御部(電力変換ユニット駆動部)
301…ハーフブリッジ回路
302…ハーフブリッジ回路
303…ハーフブリッジ回路
304…インバータ制御部(電力変換ユニット駆動部)
401…ハーフブリッジ回路
405…チョッパ制御部(電力変換ユニット駆動部)
406…リアクトル
406A…リアクトル
406B…リアクトル
600…リンクコンデンサ
601…コンデンサ
602…コンデンサ
800…リアクトル
2000…コンデンサ
2100…コンデンサ
5000I…絶縁層
6100…リード
6200…ビア

請求の範囲

[請求項1]
 第1のパワーデバイスとそれに直列接続された第2のパワーデバイスとを含むブリッジ回路と、
 前記第2のパワーデバイスのゲートの容量を充放電するゲート駆動回路と、
 前記第2のパワーデバイスのゲート・ソース間の電圧が所定値より小さい場合、前記第2のパワーデバイスのゲートと前記第2のパワーデバイスのソースとを導通するクランプ回路と、を備え、
 前記クランプ回路は、
 スイッチング素子とそれに直列接続された第1の抵抗から構成される
 ことを特徴とする電力変換装置。
[請求項2]
 請求項1に記載の電力変換装置であって、
 前記クランプ回路は、
 前記第1の抵抗に並列接続される第1のダイオードをさらに備える
 ことを特徴とする電力変換装置。
[請求項3]
 請求項2に記載の電力変換装置であって、
 前記第1のダイオードのカソードは、
 前記第2のパワーデバイスのゲートに接続される
 ことを特徴とする電力変換装置。
[請求項4]
 請求項2に記載の電力変換装置であって、
 前記第1のダイオードのアノードは、
 前記第2のパワーデバイスのゲートに接続される
 ことを特徴とする電力変換装置。
[請求項5]
 請求項1に記載の電力変換装置であって、
 前記クランプ回路は、
 前記第1の抵抗に直列接続される第1のダイオードと、
 前記スイッチング素子に直列接続される第2の抵抗と、
 前記第2の抵抗に直列接続される第2のダイオードと、をさらに備え、
 前記第1のダイオードのアノードは、
 前記第2のパワーデバイスのゲートに接続され、
 前記第2のダイオードのカソードは、
 前記第2のパワーデバイスのゲートに接続される
 ことを特徴とする電力変換装置。
[請求項6]
 請求項1に記載の電力変換装置であって、
 前記第2のパワーデバイスのゲートと前記クランプ回路とを接続する配線を示すクランプ回路配線のインダクタンスLp2は、前記第2のパワーデバイスのゲートと前記ゲート駆動回路とを接続する配線を示すドライブ回路配線のインダクタンスLp1よりも小さい
 ことを特徴とする電力変換装置。
[請求項7]
 請求項6に記載の電力変換装置であって、
  パワーデバイスが搭載される側を表面とし、
 表面から順に第1層、及び第2層を少なくとも含む多層基板をさらに備え、
 前記ゲート駆動回路と前記第2のパワーデバイスのソースとを接続する配線を示すゲートソース配線は、前記第1層に配置される
 ことを特徴とする電力変換装置。
[請求項8]
 請求項7に記載の電力変換装置であって、
 前記多層基板は、第1層、第2層、及び第3層を少なくとも含む多層基板であり、
 前記電力変換装置の交流側端子に接続される配線を示すAC配線は、前記第1層に配置される
 ことを特徴とする電力変換装置。
[請求項9]
 請求項8に記載の電力変換装置であって、
 前記電力変換装置の直流正側端子に接続される配線を示すP極配線は、
 前記第2層と前記第3層の一方に配置され、
 前記電力変換装置の直流負側端子に接続される配線を示すN極配線は、
 前記第2層と前記第3層の他方に配置され、
 ことを特徴とする電力変換装置。
[請求項10]
 請求項1に記載の電力変換装置であって、
 前記スイッチング素子は、
 オン状態で双方向に電流を流すことができる双方向スイッチング素子である
 ことを特徴とする電力変換装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6A]

[ 図 6B]

[ 図 7A]

[ 図 7B]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15A]

[ 図 15B]

[ 図 15C]

[ 図 15D]

[ 図 16]