PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 月曜日 03.02.2020 (10:00 午前 CET)
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。ご意見・お問い合わせ
1. (WO2020003625) 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置
国際事務局に記録されている最新の書誌情報第三者情報を提供

国際公開番号: WO/2020/003625 国際出願番号: PCT/JP2019/009650
国際公開日: 02.01.2020 国際出願日: 11.03.2019
IPC:
H01L 21/336 (2006.01) ,G02F 1/1333 (2006.01) ,G02F 1/1368 (2006.01) ,H01L 21/316 (2006.01) ,H01L 29/786 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
G 物理学
02
光学
F
光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1
独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01
強度,位相,偏光または色の制御のためのもの
13
液晶に基づいたもの,例.単一の液晶表示セル
133
構造配置;液晶セルの作動;回路配置
1333
構造配置
G 物理学
02
光学
F
光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1
独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01
強度,位相,偏光または色の制御のためのもの
13
液晶に基づいたもの,例.単一の液晶表示セル
133
構造配置;液晶セルの作動;回路配置
136
半導体の層または基板と構造上組み合された液晶セル,例.集積回路の一部を構成するセル
1362
アクティブマトリックスセル
1368
スイッチング素子が三端子の素子であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
31
半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
314
無機物層,
316
酸化物またはガラス性酸化物または酸化物を基礎としたガラスからなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
古畑 武夫 FURUHATA Takeo; JP
山林 弘也 YAMARIN Hiroya; JP
代理人:
吉竹 英俊 YOSHITAKE Hidetoshi; JP
有田 貴弘 ARITA Takahiro; JP
優先権情報:
2018-12160527.06.2018JP
発明の名称: (EN) THIN-FILM TRANSISTOR SUBSTRATE, METHOD FOR MANUFACTURING SAID SUBSTRATE, AND LIQUID CRYSTAL DISPLAY DEVICE COMPRISING SAID SUBSTRATE
(FR) SUBSTRAT DE TRANSISTOR À COUCHES MINCES, SON PROCÉDÉ DE FABRICATION ET DISPOSITIF D'AFFICHAGE CRISTAUX LIQUIDE COMPRENANT LEDIT SUBSTRAT
(JA) 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置
要約:
(EN) The purpose of the present invention is to provide a technique that can stabilize characteristics of a TFT. A TFT substrate 100 comprises: an oxide semiconductor layer 6; a source electrode 4 and a drain electrode 5 that are connected with the oxide semiconductor layer 6, and separated from each other on the oxide semiconductor layer 6; and an SiN film 8 containing hydrogen that covers a protective insulation film 7. The SiN film 8 has a first opening part 12 arranged above at least a portion of a first region between the source electrode 4 and the drain electrode 5 of the oxide semiconductor layer 8 in plan view.
(FR) Le but de la présente invention est de fournir une technique qui peut stabiliser des caractéristiques d'un transistor à couches minces. Un substrat TFT 100 comprend : une couche semi-conductrice à oxyde 6 ; une électrode de source 4 et une électrode de drain 5 qui sont connectées à la couche semi-conductrice à oxyde 6, et séparées l'une de l'autre sur la couche d'oxyde semi-conducteur 6 ; et un film de SiN 8 contenant de l'hydrogène qui recouvre un film d'isolation de protection 7 Le film de SiN 8 a une première partie d'ouverture 12 agencée au-dessus d'au moins une partie d'une première région entre l'électrode de source 4 et l'électrode de drain 5 de la couche semi-conductrice à oxyde 8 dans une vue en plan.
(JA) TFTの特性を安定化可能な技術を提供することを目的とする。TFT基板100は、酸化物半導体層6と、酸化物半導体層6と接続され、酸化物半導体層6上で互いに離間されたソース電極4及びドレイン電極5と、保護絶縁膜7を覆う、水素を含むSiN膜8とを備える。SiN膜8は、平面視における酸化物半導体層8のうちのソース電極4とドレイン電極5との間の第1領域の少なくとも一部の上方に配設された第1開口部12を有する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)